マザーボード上のPCI Express x1 スロット マザーボード上のPCI Express x16 スロット PCI Express(ピーシーアイエクスプレス)は、2002年にPCI-SIG(英語版)によって策定された、I/Oシリアルインタフェース、拡張バスの一種である。書籍、文書ではPCIeと表記されることも多い。この表記はPCI-SIG自身もウェブサイト上で使用している。PCI-Xはパラレルインタフェースの別規格である。 PCIバス、およびPCI-Xバスの欠点を補うべくインテルが開発を進めていた3rd. Generation I/O、3GIO(スリージーアイオー)を基とする。 PCI Express 1.1は、1レーンあたり2.5 Gbpsでデータ転送に80パーセントが使用され、送信/受信を分離した全二重方式を採用し、計5 Gbpsの転送速度を持つ[1]。これは従来の32ビット/3
by Trending Topics 2019 「PCI Express 5.0」の策定を完了したのに続いて、PCI規格の情報交換や仕様策定を行っているPCI-SIGが、次の世代の規格である「PCI Express 6.0」(PCIe 6.0)を発表しました。PCIe 6.0はPCIe 5.0に引き続いて後方互換性を維持したまま、帯域幅を倍増させて転送速度を伸ばしており、2021年に策定完了予定です。 PCI-SIG Announces Upcoming PCI Express® 6.0 Specification to Reach 64 GT/s | Business Wire https://www.businesswire.com/news/home/20190618005945/en/PCI-SIG%C2%AE-Announces-Upcoming-PCI-Express%C2%A
PCI Express の基本となるのは、片方向のポイント・ツー・ポイント接続を、双方向分となるように2本単位(この最小構成を「レーン」と呼ぶ)でまとめた転送方式になります。 それぞれの伝送路のデータ幅は1bitで、0.8Vで差動駆動されるシリアル接続となっており、伝送路をシリアル化することで信号線の数を減らすことができ、高性能と低価格の実現が可能です。 PCI Express の各リビジョンにおける、1レーン分のデータ・レートは以下のようになっております。 PCI Express 1.0 (Gen 1) 2.5Gbits/s PCI Express 2.0 (Gen 2) 5Gbits/s PCI Express 3.0 (Gen 3) 8Gbits/s PCI Express 4.0 (Gen 4) 16Gbits/s PCI Express の転送レート PCI Express の実
これまで、伝送路設計の基本については説明を行いました。今回は、より高速な数十ビット/秒(Gbps)の伝送路設計で重要な特性インピーダンスについて説明していきます。
次世代PCI Expressの仕様「PCI Express Base Specification 3.0」が、2010年11月までには最終仕様策定に至る見込みだ。これにより、2011年にはPCI Express 3.0に準拠した製品が相次いで登場するだろう。 PCI技術の標準化団体「PCI-SIG(PCI Special Interest Group)」は、2010年8月中旬に、同規格のバージョン0.9を発表した。データ伝送速度は最大8Gビット/秒(8Gトランスファ/秒)。0.9版公開後、60日の検証期間を経て、最終バージョンを発表するとみられる。 PCI SIGでチェアマンを務めるAl Yanes氏は、「これまで大概、新しいバージョンのPCI Expressを採用した製品は、同規格の最終バージョンが発表されてから1年度に登場するのが常だった」と述べた。いずれにせよ、帯域幅のさらなる拡大を
サイレックス・テクノロジー代表取締役社長の河野剛士氏 サイレックス・テクノロジーは9月7日、組込機器向けPCI Express(PCIe)対応無線LANモジュール「SX-PCEGN」を発表した。 同モジュールの販売に際し、同社の無線LANビジネス関連の状況について同社代表取締役社長の河野剛士氏は、「2008年後半のリーマンショックで一時的に売り上げは落ち込んだものの、その後は順調に回復しており、2010年上期で4億円弱となり、同下期も4億5000万円に迫る勢いで成長している」と売り上げが順調に伸びていることを説明、「2011年には既存製品だけで売上高は10億円を超すと見ており、それに今回のPCIeモジュールも加えることで、さらなる成長を果たせるとみている。また、2011年も1〜2製品を新たに組込機器向けに出していき、さらなる成長を目指す」(同)とした。 サイレックスの無線LAN関連ビジネス
本稿ではFPGAに回路を実装し,転送性能を最大限に引き出す方法について解説する.筆者が開発した無償IPコアを用いた性能実測例を紹介する.(筆者) 1.転送速度の実測 本稿では実際にIP(Intellectual Property)コアを実装した回路を用いて転送性能を測定し,転送性能を最大限に引き出す方法について解説します. PCI Express転送性能の測定には,K&F Computing Research(以下,KFCR)の無償IPコア「GPCIe」を使用します.IPコアを実装するハードウェアには同社のx8対応評価ボードを使用します(写真1). 写真1 性能測定に使用したPCI Express (x8) 評価ボードの外観 K&F Computing Research製.FPGA(Altera社 Arria GX)と外部メモリ(DRAM)を搭載.Arria GXでリンク幅x8をサポートす
2009年というのはインターフェース業界にとっては、色々新しいものが登場する年である。まずUSB-IFは、2008年末にUSB 3.0のSpecification 1.0をリリースしており、早ければ今年中にホストコントローラが登場するだろう。また、PCI Expressは2009年の第4四半期に、Base Specification Revision 3.0(通称PCIe Gen3)のリリースを予定しており、早ければ年内にこれに対応した製品が登場する事になろう。SATAも、第3世代にあたるSATA Revision 3.0が今年前半にリリース予定だ(昨年の時点では2008年後半中にという話だったが、どうも遅れたらしい)。ネットワークの世界では1Gbpsの速度である1000BASE-Tに続き、10Gbpsの速度でCat6e/CAT7を使って接続する10GBASE-Tの標準化が2006年に完了
NECは、コンピュータやネットワーク機器などの装置内部インタフェースとして使われているPCI-Expressと、LANの世界標準であるイーサネットを統合した次世代システムハードウェア仮想化技術「ExpEther(エクスプレスイーサ)」普及のため、「ExpEtherコンソーシアム」を設立したと発表した。 設立メンバーは、慶應義塾大学、兵庫県立大学、アドバネット、インベンチュア、ザイリンクス、東京エレクトロンデバイス、日本アルテラ、NECなど16社。会長は、慶應義塾大学 理工学部 情報工学科教授 天野英晴氏が務める。 コンソーシアムでは、ExpEther利用のための仕様書・開発環境・評価環境・拡張技術等を公開し、ユーザを幅広く募っていく。 ExpEtherは、NECが2006年に開発。リモート接続されたハードディスクなどのデバイスを自身の中(ローカル)に存在するかのように扱うことができ、そのL
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く