RISC-Vについて - FPGA開発日記
RISC-V は命令セットからオープンな命令セットアーキテクチャである。 なかなか面白いので最近はまっている。 http://riscv.org/ 命令セットを見る限り、あまりMIPSとの差は見られないのだが、顕著なものとして、ハードウェアに落としたときに性能を出しやすい構成になっているようで、 遅延スロットは存在しない 命令セットは単純 フラグは存在しない(これはMIPSも) HI/LOレジスタは存在しない(これはリネーム管理するときにやっかいだった...) 現在、RISC-V用のISSを作ってみているが、これはMIPSの自作シミュレータを土台にした。まあ土台がひどいので改修にかなり苦労してはいるが。 例外回りなど、まだ理解できていないことが多い。 まずは、例外回りや特殊な動作を除いた、シンプルなシミュレータを作ってみて、動作を見てみようと思う。 Coremarkのコンパイルはできたので
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
GitHub - slankdev/bpf: BPF Implementation on Userland with C++11
