【ISSCC 2009】東大が3次元SSD向け電源回路を開発、低消費電力と小型化に大きく寄与(2009/02/17) 写真左は試作した電源回路を実装した基板、写真右がNAND型フラッシュ・メモリー・チップである。電源回路は、電源制御回路と高耐圧スイッチ、コイルで構成する。 東京大学は、複数枚のNAND型フラッシュ・メモリー・チップを積層した3次元SSD(Solid State Drive)に向けた電源システムを開発し、米カリフォルニア州サンフランシスコで開催した半導体関連の国際学会「ISSCC 2009」(2009年2月8~12日)で発表した(講演番号は13.2)。 これまで、NAND型フラッシュ・メモリーのチップごとに必要だった電源回路を1つに共通化したことに加えて、電源回路そのものに工夫を施した。この電源システムを採用すれば、大幅な低消費電力化と小型化が図れる。具体的には、電源シス