9月19日・20日にIntel Innovation 2023が開催され、初日の基調講演でPat Gelsinger CEOによりいろいろな情報が公開された。のっけから前回の情報の訂正からスタートしたい。 Sierra Forestはソケットあたり288コアだった 今年3月に開催されたDCAI Investor Webinarにおけるスライドでは、Sierra Forestは144コアという話であった。そしてHot Chipsにおける説明でも、1つのタイルに144コア(2ソケットで288コア)という説明がなされていた。 それもあって、前回の説明では、1つのコンピュート・チップレット+2つのI/O チップレットという構造が一番妥当に見える(そしてそのコンピュート・チップレットは8×5ブロックの可能性が高い)と説明をしたわけだが、いきなりこの前提がひっくり返された。 基調講演ではSierra
![Intel 4は歩留まりを高めるためにEUVの工程を減らしている インテル CPUロードマップ (1/3)](https://cdn-ak-scissors.b.st-hatena.com/image/square/a70220a9cb6c40dd2841ac9becc4ebf67ef08d3e/height=288;version=1;width=512/https%3A%2F%2Fascii.jp%2Fimg%2F2023%2F09%2F25%2F3609280%2Fxl%2F09661a70f68f02f7.jpg%3F20200122)