AIチップ/RISC-Vプロセッサの新興企業、日本に本格進出:CEOはJim Keller氏(2/2 ページ) RISC-Vプロセッサでは8-wideの高性能版を開発 RISC-Vプロセッサについては、Tenstorrentは「Ascalon」というプロセッサを既に設計している。2023年末にはAscalonの試作品を発表できる見込みだという。Ascalonは、アウトオブオーダー実行を行うプロセッサで、命令デコード幅は8-wide。256ビットのベクトルユニットと、FPU(Floating Point Unit)をそれぞれ2基搭載するという高い性能を持つことが特長だ。Ascalonは、HPC(High Performance Computing)やサーバなどエンタープライズ向けの設計になっているが、命令デコード幅を2-wide、3-wide、4-wide、6-wideにシュリンクしたバージ