FPGAで遊ぶ [VHDL]VHDL to Verilog Translator （OCEAN LOGIC、Veritak、SynaptiCAD、X-HDL、CQ誌DWM-2004/7月Verilog-VHDL変換ツール）[VHDL]VHDL to Verilog Translator （OCEAN LOGIC、Veritak、SynaptiCAD、X-HDL、CQ誌DWM-2004/7月Verilog-VHDL変換ツール） これまでの経緯を少し。 NEEKを使っていて、DDRコントローラ含んだ回路をQsysで組んだ。 Qsysの無償IPでなく、DDRを制御するロジックを組もうとしたら、 DDRソース内にVHDLが１つ？混じってる。 混在SimできるフリーツールはISIMとの事だが、前記事の通り、上手くいかない。 VHDLが１つだけだから、フリーのVHDL to Verilog変換ツールで対応しようと調査。 SynaptiCAD社のツールもあったが、ライセンス取得方法分からず、断念。 結果、ここに行き着いた。 http://www.ocean-logic.com/downloads.htm カウンタを変換し
