政府 少女像設置への対抗措置 駐韓国大使あす一時帰国へ | NHKニュース
政府は、韓国プサン（釜山）の日本総領事館の前に慰安婦問題を象徴する少女像が新たに設置されたことへの対抗措置として、韓国に駐在する長嶺大使を、９日、一時帰国させると発表しました。 これを受けて、政府は８日夕方、長嶺大使と森本プサン総領事を、９日、一時帰国させると発表しました。このあと長嶺大使らは、チェコなどの訪問を終えて今月１１日に帰国する岸田外務大臣と面会して現状を報告したうえで、今後の対応を協議することにしています。 政府は、少女像の設置が慰安婦問題を最終的かつ不可逆的に解決することを確認した日韓両政府の合意に反しているとして、韓国側に対し早急に撤去するよう求めていて、韓国政府の対応が焦点となっています。
TechCrunch
If you're looking to make a significant difference in the world, your startup could be the vehicle that drives that change.
「相談役」や「顧問」の実態調査 ３割超が経営陣に”指示” | NHKニュース
「相談役」や「顧問」を導入している企業は上場企業で７０％以上にのぼり、そのうち３５％が経営陣に対して指示や指導を行っていることが経済産業省の調査でわかりました。海外の投資家からは経営にどのような影響を及ぼしているか不透明だという指摘も出ていて、経済産業省は今後、制度の在り方を検討し提言をまとめる方針です。 こうしたなか、経済産業省が東京証券取引所の１部と２部に上場するおよそ２５００社を対象に実態を調査したところ８７１社が回答し、このうち７７．６％の企業が相談役や顧問を導入しているとしました。 また、その役割について複数回答で聞いたところ、経営陣に対する指示や指導と答えた企業が３５．６％と最も多く、このほか経営計画や役員の人事案件についての助言という回答も多く寄せられました。 こうした相談役などに対し、海外の投資家などからは経営にどのような影響を及ぼしているか不透明だという指摘も出ています。
成人式「なめんなよ！」「やってやるぜ」ステージ乱入を制止…茨城・つくば市で式典が一時中断 （産経新聞） - Yahoo!ニュース
茨城県つくば市で８日に開かれた成人式の式典「つくば市成人の集い」は、ステージに駆け上がろうとした新成人が進行を妨害し、式典が約８分間、中断するなど混乱が生じた。県警つくば中央署は警備を担当した警察官の職務を妨害したとして、公務執行妨害の容疑で、新成人の会社員の少年（１９）＝同県土浦市＝を現行犯逮捕した。 【写真で見る】壇上に登ろうとする新成人を制止する関係者ら 会場のつくばカピオ（同市竹園）周辺は式典が始まる前から、暴走族を思わせる奇妙な車が爆音をとどろかせ、一部の新成人は「なめんなよ」「やってやるぜ」とすでに興奮状態。式典開始当初から、新成人数人が大声をあげて進行を妨害した。 新成人代表の誓いの言葉の後、五十嵐立青（たつお）市長が新成人に贈る言葉を述べている最中、会場から突然、「おい、五十嵐、覚えているか。オレはお前の運転手をしていたんだぞー」と声が飛んだ。 市長は「ありがとー」と
謹賀新年！Emacsは衰退しません
明けまして、おめでとうございます。 昨年はEmacs 25.1がリリースされた一方で、 unexec問題によりGNU Emacsが 危機に立たされました。 そんな中で昨日は、 Emacs 25.2 pretetがリリース されました。 unexec問題を解決すべく、 Daniel Colascione氏は portable dumperパッチ を出しました。 テスト段階に入った ところで、 バグを見付けたため、 それを修正してからブランチに取り込む予定 です。 > Has anyone had a chance to play around with the portable dumper branch, and to > review the changes? I'd love to hear some thoughts. I've found that pdumper does awf
FPGAで遊ぶ [VHDL]VHDL to Verilog Translator （OCEAN LOGIC、Veritak、SynaptiCAD、X-HDL、CQ誌DWM-2004/7月Verilog-VHDL変換ツール）
[VHDL]VHDL to Verilog Translator （OCEAN LOGIC、Veritak、SynaptiCAD、X-HDL、CQ誌DWM-2004/7月Verilog-VHDL変換ツール） これまでの経緯を少し。 NEEKを使っていて、DDRコントローラ含んだ回路をQsysで組んだ。 Qsysの無償IPでなく、DDRを制御するロジックを組もうとしたら、 DDRソース内にVHDLが１つ？混じってる。 混在SimできるフリーツールはISIMとの事だが、前記事の通り、上手くいかない。 VHDLが１つだけだから、フリーのVHDL to Verilog変換ツールで対応しようと調査。 SynaptiCAD社のツールもあったが、ライセンス取得方法分からず、断念。 結果、ここに行き着いた。 http://www.ocean-logic.com/downloads.htm カウンタを変換し
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
vhdl to verilog converter