Engadget | Technology News & ReviewsAnker's 3-in-1 MagSafe foldable charging station drops back down to its Prime Day price
低コスト機器でPC並のGUIを実現、三菱が新技術 － ＠IT
2009/02/10 三菱電機は2月10日、組み込み機器向けでGUI描画処理を高速に行うための小型のIPコアを開発したと発表した。テレビのメニュー画面や電車の列車内案内パネル表示のような、低速なプロセッサしか載せられない組み込み向け機器に搭載することで、PCのFlashのように滑らかで素早い反応のGUIを実現できるという。 三菱電機が記者会見で行ったデモンストレーション（撮影：＠IT） 同日記者会見でデモンストレーション用システムを披露した情報技術総合研究所表示システム技術部部長の田中敦氏は、組み込み機器の最低ラインである66MHz駆動程度のプロセッサでも、XGA/60fpsの画質でベクターグラフィックやスケーラブルなフォントが扱える様子を示して見せた。これは2GHz駆動のPC向けCPUより高速な描画だという。新型IPコアにより、従来レスポンスや視認性の悪かった組み込み機器のGUIでも、P
Intel、450mmウェハでの製造に向けてSamsung/TSMCと協業
5月5日(現地時間) 発表 米Intelは5日(現地時間)、韓国Samsung Electronicsおよび台湾TSMCと、450mmウェハでの製造に向けた協業で合意に達したと発表した。2012年の製造開始を見込む。 3社は、必要なすべてのコンポーネント、施設、能力が、目標となる2012年までに開発され、パイロットラインのテストを確実にするため、半導体産業と協力する。 450mmウェハに移行すると、採れるダイの数が現行の300mmウェハの2倍以上となり、コスト削減に貢献する。加えて、エネルギーや水、そのほかのリソースの効率的な利用により、1チップにかかるすべてのリソース使用を減少させられる。 これまで半導体製造におけるウェハの大きさは、'91年に200mmウェハ、2001年に300mmウェハへと、10年ごとに大きくなってきている。 □Intelのホームページ(英文) http://www.
世界最小「原子1個分の薄さ」のトランジスターを開発 | WIRED VISION
世界最小「原子1個分の薄さ」のトランジスターを開発 2008年4月18日 サイエンス・テクノロジー コメント： トラックバック (0) Alexis Madrigal Photo：マンチェスター大学、メゾスコピック物理学グループ 英国の研究チームが、厚さが原子1個分、幅が原子10個分という世界最小のトランジスターを発表した。 現在、シリコンベースの電子技術では32ナノメートルのトランジスターが最先端とされているが、新しく発表されたこのトランジスターは、その3分の1の大きさということになる。 マンチェスター大学所属の研究者で、『Science』誌に発表されたこのトランジスターに関する論文の共同執筆者でもあるKostya Novoselov氏は、「これは、あらゆる半導体工場で使用可能な、標準的なトップダウン・アプローチを採用した、分子電子工学だ」と述べた。[量子ドットの産業的な大量生成には、バ
ミクロのバネで超省エネ回路 ＮＴＴが新半導体素子を開発 - MSN産経ニュース
半導体材料でできた極めて小さい板バネを物理的に振動させ、その位相の違いで「０」と「１」のデジタル信号を表現する素子をＮＴＴ物性科学基礎研究所（神奈川県厚木市）が開発し、英科学誌「ネイチャー・ナノテクノロジー」電子版に１３日発表した。この素子は現在実用化されている半導体の演算素子よりも消費電力が数百〜数千分の１程度と少なく、開発が進めば超省エネ型のコンピューターや電子機器を実現できる可能性がある。 新しい素子はガリウムヒ素を材料とし、中央部の厚みが毛髪の５０分の１程度（約１・４マイクロメートル）となる橋桁状の板バネに成形。両端に電圧をかけると、板バネ部分が１秒間に１０万回の周期で弓なりに振動する。 同研究所は電圧のかけ方の工夫により、最初に上へ振れる振動を「０」、下へ振れる振動を「１」と表現し、その状態を保持することに成功した。素子をつなげていけば、電卓やコンピューターのような演算回路を構成
苦戦続くAMD--第1四半期は3億5800万ドルの赤字
UPDATE 既に周知の事実だが、Advanced Micro Devices（AMD）の苦戦は続いている。 AMDは米国時間4月17日の市場終了後、同社第1四半期の業績を報告し、引き続き数億ドルもの損失を計上したことを明らかにした。AMDは、すでに投資家らに対し、売上高が初期の予測を下回るであろうことを警告しており、予測を正式に15億ドルに修正していた。 AMDは、2008年3月29日締めの四半期で、GAAPベースで3億5800万ドルの損失を出したが、この金額には2006年のATI Technologiesの買収に関連する費用である5000万ドルが含まれている。この一時的な費用を除外すると、同社の損失は3億800万ドル、つまり1株あたり51セントとなり、ウォールストリートの予測とも一致している。 AMDの最新のサーバプロセッサおよびデスクトッププロセッサのリリースは、同四半期の終盤であっ
IBM、High-k/メタルゲート32nm技術を発表
2009年のチップは高速化するが、必ずしも熱を多く発生しない。これこそ、IBMが米国時間4月14日に、サムスン電子や東芝などの共同開発パートナー企業とともに行った発表の要旨だ。 この目標を実現するために、IBMアライアンスが使用しているのは「High-k/メタルゲート」と呼ばれる技術だ。現在、Intelも45ナノメートル（nm）プロセッサで同様のプロセス技術を利用している。同アライアンスによると、この技術を用いることにより、45nm技術に比べ、「動作電圧」や電力レベルを維持したまま、最大で35％の性能アップが可能だという。 これにより、サムスン、東芝、Freescale Semiconductor（Motorolaより分離）など、IBMアライアンスのチップメーカーは、高性能ながら熱を多く発生しないチップの開発が可能になる。これは、携帯電話などの小型端末や、多くのサーバを使用するデータセンタ
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
ISSCC 2009 - 東芝、128Mビットで1.6Gbpsを実現するFeRAMを開発 | エンタープライズ | マイコミジャーナル
http://www.eetimes.jp/contents/200807/36505_1_20080710210315.cfm?AAAA892eE928KkEiisa2
挽回できるか日本の太陽電池シェア:知財Now - CNET Japan