[B! FPGA] sxhxtxaのブックマーク

ZED BoardでPLを自作した場合のDMAのやりかた - なひたふJTAG日記

sxhxtxa 2014/03/04

FPGA

リンク

EDA Playground

New support em ail is support@edaplayground.com. (Previous em ails to the old Gmail address can't be answered. Please resubmit.) x Warning! This exercise has been opened in another tab; autosave has been disabled. Close this tab or refresh to reactivate.

sxhxtxa 2014/01/02

オンラインでSystem VerilogやMyHDLが遊べる！すごい

リンク

Verilog HDLのデザイン解析・コード生成のためのPythonベースのオープンソースツールキットPyverilogをリリースしました - shtaxxx日記

Pyverilogは，ハードウェア記述言語Verilog HDLで記述されたハードウェアデザインの解析とコード生成を行うための，Python実装のツールキットです． githubからダウンロード Pyverilog: Python-based Hardware Design Processing Toolkit for Verilog HDL 構成 Pyverilogは4つのツールで構成されています．構文解析器 (vparser) データフロー解析器 (dataflow) コントロールフロー解析器 (controlflow) コード生成器 (ast_code_generator) すべてのコードはPythonで記述されており，全体で12,000行程度とコンパクトなツールに仕上がっています．構文解析器構文解析器は，最もポピュラーなコンパイラコンパイラLex-YaccのPython実装の

sxhxtxa 2014/01/01

Pyverilogの解説を書いた

リンク

PyCoRAM by shtaxxx

PyCoRAM Python-based Implementation of CoRAM Memory Architecture for AXI4 Interconnection on FPGAs Download ZIP Download TAR View On GitHub This project is maintained by shtaxxx What's PyCoRAM? PyCoRAM is yet another implementation of CoRAM (Connected RAM) memory architecture for FPGA-based computing. PyCoRAM generates AXI4 IP-core design from your computing kernel logic and memory access pattern

sxhxtxa 2014/01/01

PyCoRAM: Python-based Implementation of CoRAM Memory Architecture for AXI4 Interconnection on FPGAs. こちらもいつもURLを忘れるのでブックマーク

リンク

Pyverilog by shtaxxx

Python-based Hardware Design Processing Toolkit for Verilog HDL Download .zip Download .tar.gz View on GitHub What's Pyverilog? Pyverilog is open-source hardware design processing toolkit for Verilog HDL. All source codes are written in Python. Pyverilog includes (1) code parser, (2) dataflow analyzer, (3) control-flow analyzer and (4) code generator. You can create your own design analyzer, code

sxhxtxa 2014/01/01

Pyverilog: Python-based Hardware Design Processing Toolkit for Verilog HDL. いつもURLを忘れるのでブックマーク

リンク

XILINXのコンフィグあれこれ

このページではXILINXのFPGAをコンフィグするためのいろいろな方法を紹介します。１　目的 XILINXのコンフィグには、XC18シリーズなどがよく使われていました。しかしながら、XC18シリーズはコンフィグされる側のFPGAと同程度の価格と、とても高価です。FPGAボードをスタンドアローンで動作させるために、もっと安い方法はないかと考え、いろいろなコンフィグ方法を試してみることにします。ただし、安いといっても、窓付きの40ピンEPROMなどは使わず、出来るだけ小さく高密度に作ることを目指します。そのため、ここでは 0.5cm2以下の実装面積。 XC2S100に対して1000円程度の追加コスト。コンフィグ用ROMの余った領域を、アプリケーションのデータ領域にする。を目標とします。２　最近のコンフィグROM事情 XC18Vの新バージョン平成15年の半ばから、従来のXC18V

sxhxtxa 2012/02/04

コンフィギュレーション

FPGA

リンク

OpenCL For FPGA

sxhxtxa 2011/05/09

FPGA
OpenCL

リンク

FPGA および 3D IC

AMD は、多様なアプリケーション要件に応えるために複数のプロセスノードをベースとする幅広い製品ラインを提供しています。最大のメモリ容量、帯域幅、性能が求められる最先端の高性能ネットワーキングアプリケーションを設計する場合や、ソフトウェア定義されたテクノロジを次のレベルに引き上げるために低コストで小型 FPGA が必要な場合でも、AMD FPGA および 3D IC はこのような要望に応え、単位ワットあたり性能を最適化しながらシステム統合を可能にします。

sxhxtxa 2011/03/26

FPGA

リンク

Sign in to your account

sxhxtxa 2011/01/20

FPGA

リンク

FPGA および 3D IC

AMD は、多様なアプリケーション要件に応えるために複数のプロセスノードをベースとする幅広い製品ラインを提供しています。最大のメモリ容量、帯域幅、性能が求められる最先端の高性能ネットワーキングアプリケーションを設計する場合や、ソフトウェア定義されたテクノロジを次のレベルに引き上げるために低コストで小型 FPGA が必要な場合でも、AMD FPGA および 3D IC はこのような要望に応え、単位ワットあたり性能を最適化しながらシステム統合を可能にします。

sxhxtxa 2010/08/25

[Xilinx]

FPGA

リンク

Verilog Simulator & FPGA &CPUのページ

Veritakは、高速Verilog HDLシミュレータです。WindowsXP/Windows2000/Vista（32ビット/64ビット）/Windows7(32ビット/64ビット）の環境下で動作します。 LSI エンジニアによるプロフェッショナルLSIエンジニア為の設計ツールですが、FPGAの開発ツールとしてもご利用いただけます。フリーのWEB　Editionでもゲート規模でいえば、搭載RAMも含めると100万ゲート規模の開発が可能な時代になってきました。設計ツールさえ整えれば、独自アーキテクチャでCPUやDSP等何でもFPGAで実装が可能です。また、最近は、CコンパイラもオリジナルCPUに対応させることができるような環境が整ってきました。オリジナルCPUをFPGAで走らせる、20年前には、考えられなかった夢が今、現実になろうとしています。 FPGAでCPUを自作したい方のために

sxhxtxa 2010/07/22

FPGA
cpu

リンク

RAMP - Research Accelerator for Multiple Processors

As announced at the Winter 2010 retreat at Santa Cruz, BWRC has under development an embedded controller for the BEE3 platform for an allied project. The unit can extend the capability of the RAMP hardware, and will tentatively be retrofitted as an upgrade upon completion during 1H 2010. Technical details are in the public domain, and will be posted when the design is finalized. For more informati