北森瓦版 - 8-coreの“Nehalem-EX”は来週その詳細が発表される模様
北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.) Intel's eight-core Nehalem-EX out next week（The Inquirer） Intel to Detail 8-core Server Chip Next Week（Expreview.com） Intel to detail 8-core server chip（CNET news） Intelは来週（INQによると5月26日）、ハイエンドサーバー向けの8-core CPU “Nehalem-EX”の詳細を発表する。 なお“Nehalem-EX”の出荷は2009年末から2010年初めにかけての時期となる。 8-coreの“Nehalem-EX”は2 CPU以上のサーバー向けとして開発された。現在の“Nehalem”Xeon（“Ne
後藤弘茂のWeekly海外ニュース
●CPUの中で電力を食う命令デコーダ Nehalemマイクロアーキテクチャには、Intelの今後のCPUの発展の方向性が見て取れる。それは、プログラムの中のホットコード、つまり、頻繁に実行される部分だけを、ボトルネックを避けて、CPUのより深くにキャッシュして、実行を高速化する方向だ。実際、Nehalemマイクロアーキテクチャを見ると、実質的なキャッシュであるループストリームのバッファなどが、CPUの実行エンジンにより近いところに配置され、非常に階層化されたキャッシュ構造になっていることがわかる。そして、これはx86 CPUの場合、自然な進化の流れでもある。 x86 CPUにとって最大の重荷は命令デコーダ(Instruction Decoder)だ。可変長で命令フォーマットが複雑なx86命令のフェッチからデコードにかけては、処理が難しくロジックが複雑になる。そのため、命令デコーダのコスト(
【後藤弘茂のWeekly海外ニュース】x86 CPUの弱点が浮き彫りになったNehalemマイクロアーキテクチャ
●Nehalemで拡張されなかった要素がx86 CPUの重荷部分 Intelの次期CPU「Nehalem(ネハーレン)」は、極めて強力なマイクロアーキテクチャだが、同時にx86 CPUの抱える弱点も浮き彫りにしている。複雑なx86命令の実行にともなう問題の多くは、解決されないまま残されたからだ。現在のCPUにとって最も重要な電力効率の向上を目指すと、x86命令の複雑性を解決することが難しいからだという。Nehalemは、それ以外の、より効率的にパフォーマンスをアップできる部分にフォーカスしているように見える。 Nehalemではパフォーマンスが上がっても、それ以上にコスト(トランジスタ&電力)が上がるフィーチャは実装しなかったとIntelは説明している。「Nehalemでは、1%電力消費がアップするなら、少なくとも1%のパフォーマンスアップが得られることが原則だ。パフォーマンスが増すものの
【後藤弘茂のWeekly海外ニュース】Intelの次期CPU「Nehalem」の設計思想は“1 for 1”
●Nehalem CPUコア自体の拡張はインクリメンタル Intelが今年(2008年)第4四半期に投入するのが、次期CPUマイクロアーキテクチャ「Nehalem(ネハーレン)」だ。Intelは、4月2～3日に中国上海で開催した技術カンファレンス「Intel Developer Forum(IDF)」で、Nehalemのマイクロアーキテクチャの概要を明らかにした。そこで見えてきたのは、現在のCore Microarchitecture(Core MA)の電力効率を維持しながら、ハイエンドシステム向けにパフォーマンスの上限を高めたマイクロアーキテクチャだった。 Nehalemは、完全に新しいマイクロアーキテクチャというわけではない。現行のCore MAをベースに拡張している。それも、Core MAの骨格部分には、ほとんど手を付けずに継承している。言い換えれば、それだけCore MAの高い電力
【後藤弘茂のWeekly海外ニュース】デュアルコアからオクタコアまでスケーラブルなNehalem
●バリエーションの多いNehalem Intelが来年(2008年)後半に投入する次期CPU「Nehalem(ネハーレン)」は、2コアから8コアまでのバリエーションを持つ。最初のNehalemはクアッドコア版だが、Intelは続けて2009年中にデュアルコア、オクタコア、さらにGPU統合版を投入する。これまで、Intelは、ダイ(半導体本体)レベルではCPUのバリエーションを最小に止めてきた。しかし、Nehalemでは、異なるコンフィギュレーションのダイを積極的に展開する。また、投入する市場に合わせて、CPUコア以外の部分の差別化も図る。 IntelのPatrick(Pat) P. Gelsinger(パット・P・ゲルシンガー)氏(Senior Vice President and General Manager, Digital Enterprise Group)は、Nehalemの展開
【後藤弘茂のWeekly海外ニュース】Penrynの1.5倍のCPUコアを持つ次世代CPU「Nehalem」
Intelが来年(2008年)後半に投入する、次期CPUマイクロアーキテクチャ「Nehalem(ネハーレン)」。今回のIDFでは、マイクロアーキテクチャの詳細はほとんど公開されなかった。しかし、いくつかのヒントは与えられた。 IntelのStephen L. Smith(スティーブ・L・スミス)氏(Vice President, Director, Digital Enterprise Group Operations, Intel)は、ブリーフィングで次のように語った。 「Nehalemは4イシュー(命令発行)マシーンで、Core 2の4ワイド(=イシュー)マシーンの上に構築されている。しかし、抜本的に異なっており、より高機能になっている」 Intelは、Core 2系のCore Microarchitecture(Core MA)から、命令発行の幅を4イシューに拡張した。Core MA
後藤弘茂のWeekly海外ニュース - IntelがNehalemの概要を発表、実働デモも公開
IntelのPatrick(Pat) P. Gelsinger(パット・P・ゲルシンガー)氏(Senior Vice President and General Manager, Digital Enterprise Group)は、現在サンフランシスコで開催されているIntel Developer Forum(IDF)で「Tick Tock: Powerful, Efficient and Predictable」と題した基調講演を行なった。その中で、Intelの次期CPUマイクロアーキテクチャ「Nehalem(ネハーレン)」の概要を明らかにした。また、3週間前にアップしたNehalemの「A0」シリコンを使い、DP(Dual-Processor)構成での実動デモを行なった。A0が最初のサンプルチップとなる。 Nehalemの基本的な内容は、前回と、前々回とで、すでにレポートした通り。最
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
インテルCPUの大きな転換点に立つNehalem (1/3)
北森瓦版 -