割といい感じのロゴが作れるWebサービス「Logo Type Maker」の紹介
今日は、LOGOTYPE MAKERというロゴを生成するサービスを紹介します。 ロゴ生成サービス（Twitter風とかWeb2.0風とか）は、他にもいろいろあるのですが、このロゴジェネレータは、まぁまぁ実用することを目標に作られているところが、すごいと思ったので紹介してみようと思いました。 こんな感じのロゴが作れます ↓は、自動生成で作ったロゴです。どちからと言うとWeb 2.0ぽいデザインになります。後で説明しますが、細かくカスタマイズもできます。 使い方と機能紹介 1) LOGOTYPE MAKERのTopページで、ロゴのテキストを入力して、「Generate Logo」ボタンをクリックします。なお、日本語には対応していないようです。 2) ↓のように、ランダムに生成されたロゴがリストされます。右上の「Refresh」ボタンをクリックすると、リストを再生成することもできます。 3) 微
グーグルはコードの品質向上のため「バグ予測アルゴリズム」を採用している
グーグルでは、社内のプログラマによって作り出される大量のコードの品質を保つため、チェックイン前にユニットテストとコードレビューが行われているそうです。しかし、コードが大量になってくると、ユニットテストやレビューをすり抜けるバグも少なからず発生します。 そこでコードの品質をさらに高めるために、グーグルでは「バグ予測アルゴリズム」を採用。バグがありそうな部分をレビュアーにアドバイスする仕組みを採用したとのこと。 そのバグ予測アルゴリズムとはどんなものなのか。Google Engineering Toolsブログに投稿されたエントリ「Bug Prediction at Google」（グーグルにおけるバグ予測）で説明されています。 ソースコードの修正履歴を基に予測 コードの中にバグがありそうな箇所を分析する手法としては、「ソフトウェアメトリクス」がよく用いられます。これはコードを静的に分析して、
C/C++開発者におくるユニットテストフレームワークGoogleTestの使い方 - 小さい頃はエラ呼吸
はじめに C/C++でユニットテストをやってみようと思い、調べてみたらGoogleTestというC/C++向けのユニットテストフレームワークがあることを知りました。 セットアップの手順や使い方を簡単にですが、まとめてみました。 ソフトウェアのバージョン Visual Studio 2008 Express GoogleTest 1.6.0 GoogleTestの入手 1. 以下のサイトからgtest-1.6.0.zipをダウンロードします。 googletest - Google C++ Testing Framework - Google Project Hosting 2. zipファイルを解凍して、任意のフォルダにコピーします。 GoogleTestをビルドする GoogleTestはそのままでは使えないので、Visual Studioでビルドしてから使います。ただし、古いバージョン
これからのデータセンターは熱くてサウナみたいになる！ と、インテル
データセンターやサーバルームといえば、がんがんに冷房が効いて、しばらく作業していると手がかじかんでくる……という経験をした方も少なくないはず。 ところがインテルは「Still Cooling Your Data Center?」（まだデータセンターを冷やしてるの？）という、これまでのデータセンターの常識をひっくり返すビデオを公開しました。 Still Cooling Your Data Center? 半裸でオフィスを練り歩く二人、どこへ向かっているのかというと……
テクトロ、Ethernetベースの完全自動化/デバッグ・ソリューションを発表
テクトロニクス社は、同社のSFF 8431、SFP+規格のコンプライアンス/デバッグ・ソリューションの強化/拡充として、高速サンプリング・レートを持ったオシロスコープ「DSA/DPO70000Dシリーズ」でのみ測定可能な「TWDPc(Transmitter Waveform Distortion Penalty for Copper)」測定のサポートなどを発表した。 今回の強化により、EthernetベースのSFF-8431、SFP+のPHYレイヤ・テストの完全自動化/デバッグ・ソリューションが提供されることとなる。 同ソリューションには、TWDPcの自動設定/実行が可能なSFP-WDPオプション、HCB(Host Compliance)およびMCB(Module Compliance Boards)が含まれており、ハイスピードEthernetやFibre Channelベースのシステムで
ニュースリリース：2010年9月21日：日立
印刷される方はこちらをご覧ください（PDF形式、319kバイト） このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。 2010年9月21日 フィン型構造のシリコン発光ダイオードで光増幅現象を観測 シリコンレーザの実現に新たな道を拓く 株式会社日立製作所(執行役社長 : 中西 宏明／以下、日立) は、この度、シリコンレーザの実現に向けて、シリコン基板上に1,000個以上の極薄シリコン膜(量子井戸*1)を垂直に並べたフィン型構造のシリコン発光ダイオードを考案し、レーザ発振を可能にする条件の一つである光増幅現象*2を観測しました。 日立は、これまで、2006年に半導体の上に
FinFETの生みの親に聞く - これからの半導体技術が向かう未来
Q:Technology Boosterという意味では、一番最初にプロセスを微細化してCMOSになってから、まず銅配線を入れ、次にCMP使いましょうという話になり、それでも足りなくなってきたので歪みゲートを入れて、SOIも入れて、High-K/Metal Gateも入れて、で、まあその次がダブルゲート、あるいはMulti-Gateなどとも言われますが、そうした経緯を経てきました。この先は何かTechnology Boosterがあるのでしょうか? それともこれはFinだから、最後のTechnology Boosterということに? 今考えられてる構造に関して言うとこれで最後と言うか、もっと画期的なものが出てくるかもしれませんけど、ここ10～20年で考えられた物を全部使い尽くしたという状態です。 Intelは、「我々が使ったやつを全部積み重ねてやって行くんだ」と言っていますけど、もう総出し状
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
