H8 + FPGA (AES)設計 XilinxのWebPACK ISE (ISE 9.1i)を使用しました。 ISEのプロジェクト一式： aes_h8.zip aes_h8がトップレベルのモジュールです。 その直下のモジュールは以下の3つに分かれています。 aes_h8_busif H8バスI/F。データバス幅8ビット、3ステートアクセスのみサポート。 aes_fsm AESコア用ステートマシン。 AESコアをH8バスI/Fと接続する上で都合がいいようにしたものです。 aes AESコア。systemcaesそのもの。 テスト テストベンチ ソースは、aes_h8_tb.vです。 H8 CPUからバスを介してこのFPGAにアクセスするシーケンスを シミュレートしています。 なお、AES128-CBCのテストベクタは、 http://csrc.nist.gov/publications/nistpubs/800-38a
