アップルに「半導体の盟主」を奪われたインテルの致命的ミス ムーアの法則終焉説の嘘
常に終焉説が囁かれる「ムーアの法則」 ムーアの法則とは、1965年に米インテルの創業者の一人、ゴードン・ムーア氏が提唱した「半導体のトランジスタの集積度は2年で2倍になる」という法則である。集積度を2倍にする際、トランジスタの寸法が変わらなければ半導体チップが巨大化していく。そうならないように、集積度の向上とともにトランジスタの寸法を微細化する。したがって、ムーアの法則と微細化は表裏一体の関係にある。 ムーアの法則が提唱されてから50年が経過したが、その間に何度もその終焉説が囁かれた。なぜなら、半導体の微細加工技術が幾度となく困難に直面したからだが、半導体業界はその都度、壁をブレークスルーしてきた。 その具体的な一例を示そう。筆者は2007年、リソグラフィ技術に関わっている世界のキーパーソンたちに、「半導体微細化の限界は何nm（ナノメートル）か？」というインタビューを行った。リソグラフィ技
第5世代Core i5の性能はIntel 4004の3500倍であることが判明！ムーアの法則50周年 - 週刊アスキー
インテルの共同設立者であるゴードン・ムーア氏が提唱した、毎年約2倍の比率で増大し、集積回路のコストは減少していくという長期的な予測、通称“ムーアの法則”が50周年を迎えた。この予測はインテル設立の3年前になる1965年にムーア氏が論文で発表したものだ。 50周年にあたり、インテル株式会社は東京都千代田区北の丸公園内にある科学技術館にて、プレス向け説明会を開催した。登壇した同社取締役 兼 副社長執行役員 技術開発・製造技術本部本部長 阿部 剛士氏の話で印象的だったのは、CPUの“変革のスピード”だ。 1971年に登場したインテル初のCPU『Intel 4004』から現在の第5世代Coreプロセッサー（i5の場合）を比べると、その性能は3500倍にもなったという。さらに、電力効率は9万倍、コスト単価は6万分の1に縮小した。阿部氏はこの進化のスゴさを自動車技術に置き換えて、わかりやすく説明した。
インテル チック・タック - Wikipedia
チック・タック戦略 (チクタク戦略、Intel Tick-Tock)とは、インテル社が2006年から2015年まで採用していた開発ロードマップモデル。 便宜上、本稿ではその後継モデルについても併記する。 概要[編集] 同社の主力製品である、PCないしサーバ向け（いわゆる「メインストリーム」）のマイクロプロセッサの設計と製造において、前世代から論理設計ないしマスクパターンを基本的に変更せずプロセスルールを縮小した世代を「チック」、逆に、前世代からプロセスルールはそのままでプロセッサの設計を更新した世代を「タック」と呼ぶこととし[1]、毎年「チック」と「タック」を繰り返すことで、スムーズな製造プロセスの立ち上げと、定期的な新製品の市場投入、予見性の向上を意図したものである。 この戦略は2006年のCoreマイクロアーキテクチャから採用され、2015年のSkylakeマイクロアーキテクチャまで1
Intel、Broadwell世代の「Core M」概要を公開
Intel、Broadwell世代の「Core M」概要を公開：14ナノプロセスルールで性能改善（1/2 ページ） 半分のバッテリーで2倍の駆動時間を実現 Intelは、8月11日（現地時間）に14ナノメートルプロセスルールを採用する“Broadwell”世代として登場する「Core M」の概要を公開した。アーキテクチャの改良と新機能の導入で発熱と消費電力を抑制し、従来の低電力タイプのCPU（Haswell－Y世代）と比べてTDPは半分になり、高さ9ミリ以下の薄いボディでも搭載が可能になる。 Intelによると、Core Mを採用する最初の製品は、2014年のクリスマス商戦には出荷を開始する予定だ。また、2015年の前半にかけて多数の製品をPCメーカーが登場する見込みとIntelは語っている。
大解説！ “Broadwell-Y”な「Core M」はここがすごい（前編）
厚さ9ミリ以下のボディで高性能を発揮するCore M Intelは8月11日（現地時間）、同社の次世代半導体製造技術となる14ナノメートルプロセスルールと、このプロセスルールを採用する次世代CPU「Core M」（開発コード名「Broadwell-Y」）の概要を明らかにした。 IntelでBroadwellアーキテクチャを採用する14ナノメートルプロセスルールの開発を統括するIntel プラットフォームエンジニアリンググループ担当上級副社長のラニ・ボーカー氏は、Core Mの開発にあたり、「厚さ9ミリ以下のファンレスで2-in-1スタイルのデバイスに、Coreプロセッサー・ファミリーの性能を使ってもらうべく、アーキテクチャと半導体プロセスルールの最適化を図った」と説明する。 Core Mは、現行製品と同等の性能であればTDP（Thermal Design Power：熱設計消費電力）を半分
8086のバイナリが汚すぎる
池袋バイナリ勉強会に参加して、8086の逆アセンブラーを作成しようとしているのだが、これが思いの外に難しい。いや、めんどくさい。 筆者は、これまでx86アセンブリには、ニーモニック経由でしか触れてこなかった。movはmovであり、それ以外の何者でもなかった。 mov ax, bx などと書いたら、これをアセンブラーにビット列に変換させて、その後は何も考えなかった。 既存のバイナリを逆アセンブラーにかけて読む場合でも、やはり逆アセンブラーがバイナリをニーモニックに変換してくれるので、やはりビット列による表現方法に関しては、考えたこともなかった。 さて、池袋バイナリ勉強会に参加したので、この機会に、逆アセンブラーでも実装しようと思い立った。そこで、Intelの当時の8086の資料を読んでみた。 Index of /Intel/x86/808x/datashts/8086 そして、絶望した。80
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
【後藤弘茂のWeekly海外ニュース】 メモリ技術の革新がコンピュータアーキテクチャの変革も導く ～IntelのRattner CTOが見る未来
Intel、NANDの1,000倍高速な不揮発性メモリを開発 ～トランジスタ不要の「3D XPoint」技術
【笠原一輝のユビキタス情報局】 次世代Coreこと「Skylake」は8月7日と9月上旬の2段階で発表 ～7月29日のWindows 10投入から目白押しとなるPC系の発表日程
【イベントレポート】 Intel、3G/LTE統合型SoC「Atom x3 C3000」シリーズ
【後藤弘茂のWeekly海外ニュース】 Intelがデスクトップ/eDRAM版を含めた「Broadwell」ファミリを説明
Intel、最大8コアでDDR4をサポートするHaswell-Eを正式発表
【後藤弘茂のWeekly海外ニュース】 Intelの「Broadwell」を支える強力な14nmプロセス
【笠原一輝のユビキタス情報局】 チックタック時代に別れを告げるBroadwell ～タブレットにフォーカスしたBGA版SoCのみ、LGAは終焉へ?
【1カ月集中講座】 2014年最新CPUの成り立ちを知る 第3回 ～x86 CPUはどうしてこうなった?
Intel、「In-Vehicle Solutions」で車載市場に本格参入