1月 2月 3月 4月 5月 6月 7月 8月 9月 10月 11月 12月 選択をクリア 閉じる NECパーソナルコンピュータ(株)が製造し、日本電気(株)が自治体や教育機関に販売したGIGAスクール向け端末「Chromebook Y2」の一部において、製造工程の不備による余分なネジの混入が判明しております。この不具合に起因し、端末の落下による強い衝撃が加わったことで、バッテリー下に混入したネジがバッテリーを破損させ、発煙・熱損に至った事案が1件確認されております。 つきましては、今後も安心してご利用いただくため、「Chromebook Y2」など下記の端末5機種に関して自主点検を実施いたします。具体的な回収方法・時期などについては自治体や教育機関と調整の上、決定いたします。なお、「Chromebook Y2」などにおいてケーブルの組み立て不良により、ケーブルが周辺部品と擦れて損傷しショ

3行まとめ 米国のスタートアップであるX-Siliconは、非常に面白い構想と展開を明らかにしました。それは、CPUとGPUの両方の処理を行えるアーキテクチャ「C-GPU」です。 C-GPU コアの構造 動作 オープン 関連リンク C-GPU 今回明かされたのは「C-GPU」（Unified Compute Graphics Engine）の計画です。このC-GPUは、GPUの命令もCPUと同じ命令にしてしまって、単一のコアでCPUとGPU両方（あるいはその他のアクセラレータ全て）の処理を行えたら良いことあるやん。というものになります。つまり、C-GPUアーキテクチャでのコアは「何でも屋」になるわけです。あるいは、CPUにもなれる、分割可能なFPGAとしても正しいでしょうか。 具体的に説明します。現在普及しているシステムにおいて、CPUとGPUは別々のアーキテクチャとして設計されています。

3行まとめ Alibabaは、深センで行われたXuantie RISC-V Ecological Conferenceにて、RISC−Vに関わる発表を行ったことわかりました。 AlibabaのRISC-V サーバー向け ラップトップ 関連リンク AlibabaのRISC-V Alibabaは、積極的にRISC-Vの開発を進めており、今回のイベントの名前にも入っている「Xuantie」はAlibabaのRISC-Vのブランド名です。Xuantieには、組み込み向けのEシリーズ、リアルタイム向けのRシリーズ、そして高性能なCシリーズがあり、今回、記事に起こすのもCシリーズです。 同社は、T-Headというチップ開発のチームを組成しており、そこでRISC-Vを数年間研究しています。C910が最初のプロセッサですが、登場からすでに2年経過しており、RISC-Vのエコシステムの拡大に取り組んでいます

As I’m sure many of you know, x86 architecture has been around for quite some time. It has its roots in Intel’s early 8086 processor, the first in the family. Indeed, even the original 8086 inherits a small amount of architectural structure from Intel’s 8-bit predecessors, dating all the way back to the 8008. But the 8086 evolved into the 186, 286, 386, 486, and then they got names: Pentium would

はじめに 昨日、Xで下記の投稿が流れてきました。 Broadcom Enabling AI Infrastructure Investor Meeting の URL で、まー、普通、見ませんよね。 あたしは、見てしまったので、色々と妄想し始めました。 今日のブログは、Broadcom の 上記の資料を眺めて、妄想する会とします。 以降の図は、上記の資料から説明のために引用します Apple が居ない 下図を見てください。 NVIDIA : GPU Amazon : Trainium / Inferentia AMD : MI Tesla : Dojo Google : XPU Intel : Gaudi Meta : MTIA Microsoft : MAIA 偉大なる、Apple が居ません。何故なら、Apple は iPhone/iPad/Mac とコンシューマ用コンピュータを開発し

x86やRISC-Vなどの多くの機械語命令セットには、64ビット整数同士の積（128ビット整数になる）の上位64ビットを求める命令が存在します。 しかし、C言語やC++の言語標準には128ビット整数が存在しないため、これを簡単に得ることができません。 gccなどのコンパイラには非標準ながら__uint128_tのようなものがあり、これを使うことでそういった命令を呼び出すことができますが、標準の範囲で計算するにはどのようにすればよいかを考えます。 以下の議論はuint64_tやint64_tがない処理系でも大丈夫（64ビット以上の整数、つまりint_least64_tなどで十分）なはずですが、確かめられる処理系を持っていないので確かめていません。 MULHUU uint64_tとuint64_tの積の上位64ビットを求めます。 つまり、以下のコードと同じことを実現します。 uint64_t

コンシューマー向けGPUは、倍精度演算性能こそ高くないものの、単精度でよければ驚異的な演算性能を持っています。 例えば、NVIDIA社のGeForce RTX 4090は、カタログスペックで82 TFLOPSもの性能があります。 カタログスペックに近い性能を出すことは困難ですが、cuBLASで行列積を行った場合、59 TFLOPSくらいは出すことができます。 初代地球シミュレータは（倍精度なので正しくない比較ですが）理論性能40.96 TFLOPS（LINPACK性能 35.86 TFLOPS＠2002年6月）なので、20年たったとはいえ、簡単に手に入る計算機でそれを超えるような演算性能が出せるのは本当に驚きです。 今回は、GeForce RTX 4090*1上で高速に動作する単精度行列積プログラムを作ってみます。 非常に単純なコードながら58 TFLOPSと、cuBLASに匹敵する性能の

HPCA2024で開催された、RISC-Vのアウト・オブ・オーダCPU XiangShanについての資料が公開されていたので、読んでみることにした。 じっくり読みたいので、1ページずつ要点を抑えていく。 次は、マイクロアーキテクチャのトピックについて。続き。 xiangshan-doc.readthedocs.io バックエンドの構成 https://github.com/OpenXiangShan/XiangShan-doc/blob/main/tutorial/20240302-HPCA24-2-Microarchitecture.pdf より引用 命令フュージョン 隣接しているuOPsを結合する。 RV64GCとRV64GC-Fusedで4%の命令削減、RV64GCBからRV64GCB-Fusedで2%の命令削減。 https://github.com/OpenXiangShan/X

沖縄県・うるま市で計画されていた陸上自衛隊の訓練場の整備計画について、木原防衛大臣は11日午後6時過ぎに報道各社の取材に応じ、「計画をとりやめる」と述べ計画断念を正式に表明しました。 2024年4月11日(木)