改変、機能追加 GAME86に、VTL_on_FPGAとして機能させる為に下記機能に変更、追加を行っている。 1.配列は標準では16ビットモードで動作 A:0) -> 8bit A(0) -> 16bit A[0) -> 32bit 2.行の途中からのコメントを許容。※判りやすくなる 3.ソース格納エリアを2分割(コンパイラとコンパイルターゲットソースを格納)するコマンドを追加。 [P0 メモリアドレス $0000 - $7FFF コンパイルターゲットソースを格納 [P1 メモリアドレス $8000 - $FFFF GAME86上で動作するコンパイラ(GM80)を格納 4.デバッグコマンドとして[Txを追加。 [T0 デバッグコマンド([T1 - [T3)を無効化 [T1 トレース実行(実行中の行番号を表示) [T2 ステップ実行(行番号毎に中断) [T3 ブレーク有効(ソース中に !!
![VTL_on_FPGA[その2 GAME86インタープリター] - Qiita](https://cdn-ak-scissors.b.st-hatena.com/image/square/79214ebf4dd0b2e2bcb2f47c6ceb60caa9949a7c/height=288;version=1;width=512/https%3A%2F%2Fqiita-user-contents.imgix.net%2Fhttps%253A%252F%252Fcdn.qiita.com%252Fassets%252Fpublic%252Farticle-ogp-background-9f5428127621718a910c8b63951390ad.png%3Fixlib%3Drb-4.0.0%26w%3D1200%26mark64%3DaHR0cHM6Ly9xaWl0YS11c2VyLWNvbnRlbnRzLmltZ2l4Lm5ldC9-dGV4dD9peGxpYj1yYi00LjAuMCZ3PTkxNiZoPTMzNiZ0eHQ9JUVGJUJDJUI2JUVGJUJDJUI0JUVGJUJDJUFDJUVGJUJDJUJGJUVGJUJEJThGJUVGJUJEJThFJUVGJUJDJUJGJUVGJUJDJUE2JUVGJUJDJUIwJUVGJUJDJUE3JUVGJUJDJUExJTVCJUUzJTgxJTlEJUUzJTgxJUFFJUVGJUJDJTkyJUUzJTgwJTgwJUVGJUJDJUE3JUVGJUJDJUExJUVGJUJDJUFEJUVGJUJDJUE1JUVGJUJDJTk4JUVGJUJDJTk2JUUzJTgyJUE0JUUzJTgzJUIzJUUzJTgyJUJGJUUzJTgzJUJDJUUzJTgzJTk3JUUzJTgzJUFBJUUzJTgyJUJGJUUzJTgzJUJDJTVEJnR4dC1jb2xvcj0lMjMyMTIxMjEmdHh0LWZvbnQ9SGlyYWdpbm8lMjBTYW5zJTIwVzYmdHh0LXNpemU9NTYmdHh0LWNsaXA9ZWxsaXBzaXMmdHh0LWFsaWduPWxlZnQlMkN0b3Amcz1kMDg3Njk1Mzc3ZDA4MDcyODgxZGNkNzc4MTM4NzcyMw%26mark-x%3D142%26mark-y%3D112%26blend64%3DaHR0cHM6Ly9xaWl0YS11c2VyLWNvbnRlbnRzLmltZ2l4Lm5ldC9-dGV4dD9peGxpYj1yYi00LjAuMCZ3PTcxNiZ0eHQ9JTQwaGk2MzEmdHh0LWNvbG9yPSUyMzIxMjEyMSZ0eHQtZm9udD1IaXJhZ2lubyUyMFNhbnMlMjBXNiZ0eHQtc2l6ZT0zMiZ0eHQtYWxpZ249bGVmdCUyQ3RvcCZzPWRmMTU2NmU1YzM0MDExMzI4MGY3NWZmZjY4ZDRkYzhl%26blend-x%3D142%26blend-y%3D491%26blend-mode%3Dnormal%26s%3D8eca63998fc57d7ab9c996e248d066d8)