Weintraubのブックマーク - はてなブックマーク

JSONベースで書ける波形表示ツールWaveDromがとても便利だった (2) - FPGA開発日記

少し前にWaveDromというJSONで波形を表示するツールについて調査していたのだが、ある程度使いこなすことが出来るようになってきた。今作っている自作RISC-V CPUの仕様書を書くために波形を書いているのだが、結構便利に使うことが出来ている。例えば、以下のようなJSONファイルを書けば自動的にPNGとSVGを作ることが出来た。 JSONファイル。クリックで展開 { "signal": [ { "name": "i_clk", "wave": "p................." }, [ "Request", { "name": "valid", "wave": "0.1.0..10........." }, { "name": "PA", "wave": "0.340..50.........", "data": "PA0 PA1 PA2" } ], [ "Store Bu

Weintraub 2021/08/21

リンク

Verilatorの使い方(1. Verilatorの考え方と基本的なシミュレーション実行方法) - FPGA開発日記

Verilatorについて全く知らない人が、どのように使えば良いのかきちんとした文章が世の中に存在していない気がするので、少しまとめてみることにした。VerilatorはフリーでオープンソースのVerilogシミュレーションシステムなので、うまく活用すれば強力な武器になる。高額なEDAツールを使わずとも家でハードウェア開発ができるようになる強力なツールだ。 www.veripool.org RTLシミュレータと言えば、有償のものも含めれば代表的なものは以下のようなものであろうか： Synopsys VCS : 有償。 Cadence Xcelium：有償。 Mentor QuestaSim：有償と、ほとんどのツールが有償であるが、Verilatorは無償かつオープンソースである。かつ性能も高いので、オープンソースプロジェクトなどで使うのにはちょうど良い。予め説明しておくが、Verila

Weintraub 2020/05/07

リンク

Linuxがブートできる自作RISC-VシミュレータをGitHubにアップロードした - FPGA開発日記

自作RISC-Vシミュレータがある程度落ち着いてきたので、キリがいいところでGitHubで公開することにした。 github.com まあSpike(riscv-isa-sim)の劣化Cloneだと言ってしまえばそれまでなので、あまり意味はないのだけれど。。。図. 自作RISC-Vシミュレータの外部インタフェース使い方はGitHub上のREADME.mdに書いてある。BSDライセンスなので自由に改造してやってください。まあこういうツールの場合BSDライセンスが良いのかどうかもよく変わっていないけれども？ RISC-Vの精神に基づいてみた。 Spikeシミュレータとの差分点としては、デバッグ情報がしっかり出力できるようにした。レジスタアクセス情報からメモリアクセスの情報まで、--debugオプションによりしっかり情報を出力する。その影響で--debugオプションをかなり遅くなってしま