前回に引き続いて、今回も「Haswell」の詳細を解説する。まずは追加された「AVX2」命令から説明しよう。 HaswellでのAVXの強化 1サイクルで256bitの演算が可能に AVX2命令は、Sandy Bridge世代で投入された「AVX」命令の機能と性能を拡張するものである。大きなポイントは以下の3点だ。 性能が2倍 浮動小数点のFMA(Fused Multiply-Add)演算をサポート いくつかの新命令を搭載 まず性能が2倍の根拠はなにか。Sandy Bridge世代でのAVX演算は、既存のSSE用演算器を流用して実装されていた。SSEはご存知のとおり、1サイクルあたり最大128bitの演算を行なう(関連記事)。そのためAVX演算の場合は、128bitずつ2回に分けて演算を行なうことになっていた。 これに対してHaswellでは、SSE演算器がすべて拡張され、AVXにあわせて
前回まではインテルとAMDのプロセス技術からCPUを見てみた。今回からはCPUアーキテクチャーの変化について、その内部構造の変化を見ながら解説していく。インテルCPUの場合、「P6」アーキテクチャーが現在まで続く、CPUアーキテクチャーの基本となっている。つまり、P6アーキテクチャーから順にたどっていくと、インテルCPUの進化を俯瞰できるというわけだ。それではP6アーキテクチャーについて解説しよう。 まず図1は、P6アーキテクチャーの初代である「Pentium Pro」の内部構造である。この内部構造そのものは、Pentium IIIまでほぼ変わらず継承された。内部的に大きな変更点は、Pentium IIでの「MMX」命令への対応と、Pentium IIIでの「SSE」命令への対応ぐらいだ。 これらに対応するために、Pentium II以降では実行ステージ(Ex、Execute)に「SIMD
CPU黒歴史第5弾は、インテルの90nm世代の話である。「Willamette」に始まり、「Northwood」でそれなりに性能と消費電力のバランスも取れて、しかも動作周波数を上げやすいということで比較的好評だった「Pentium 4」シリーズ。これに大ブレーキをかけたのが「Prescott」世代である。連載61回でも一度説明したが、まずはこのPrescottの話から始めよう。 大幅な機能拡張と高速化の工夫を 凝らしたPrescott NorthwoodからPrescottへの改良点として、当初インテルから挙げられたのは以下のような内容であった(関連記事)。 90nmプロセスを利用し、さらに「歪みシリコン」を利用することで高速化を図る。 内部配置を大幅に見直すことでクリティカルパスを大幅に短縮し、より高速動作を可能にした。 1MBの2次キャッシュを搭載。 「PNI」(Prescott Ne
x86に限ってだが、アウトオブオーダーで欠かせないのが命令変換の仕組みである。インテルの場合は「μOp」(マイクロオプ)、AMD(というか旧NexGen)は当初「RISC86」と称し、その後「Op」、最終的には「microOp」と表記は変わっているが、要するにx86命令を「RISC風の」内部命令に変換する仕組みである。この内部命令が、μOpとかmicroOpなどと呼ばれるわけだ。 ここでちょっと寄り道して、RISCとCISCの話をしておくことにする。例えばx86という命令はCISCの代表例であるが、そもそもRISCとCISCの違いとは? というところを簡単に説明しておこう。 RISCとCISCの違いをざっとおさらい RISCという概念を、それと明確には知らずに搭載したCPUはかなり昔からある※1。だが、RISCという概念が明確になったのは、1981年にデビッド・パターソン(David Pa
Using Intel.com Search You can easily search the entire Intel.com site in several ways. Brand Name: Core i9 Document Number: 123456 Code Name: Alder Lake Special Operators: “Ice Lake”, Ice AND Lake, Ice OR Lake, Ice*
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く