第14回 FPGA開発基礎：～ステップ4 プログラミング～
FPGAは、さまざまな電子機器の設計において「開発期間の短縮」や「コストダウン」といった、機器設計者が抱える悩みを解決できるデバイスの１つとして、注目を集めている。本連載では、「これから本格的にFPGAを使いこなしたい」という設計者向けに『これさえ知っていればFPGAの設計ができる』という4つの基本ステップを4回にわたって解説している。これまでステップ1で「デザイン（論理回路）設計」について、ステップ2で「制約設定」について、ステップ3では「コンパイル」について、それぞれ述べてきた。今回は最後のステップとなる『プログラミング』についてわかりやすく解説する。 前回のステップ3では、設計した論理回路を具体的なゲート回路に変換する「コンパイル」について紹介した。「コンパイル」が完了したら、コンパイルしたデータをデバイスに書き込む前に、TimeQuestを用いてスタティック・タイミング解析を実施す
第13回 FPGA開発基礎：～ステップ3 コンパイル～
アイコンをクリックするだけでコンパイルを実行 ステップ3：コンパイル デザイン作成が終了し、各種制約の設定を行った後、「コンパイル」を実行する。アルテラ社の開発ソフトウェア「Quartus II」では、画面上のアイコンをクリックするだけでこれら一連の作業が始まり、そのあとは自動的に実行される。このため、設計者の手をわずらわせることはない。 コンパイルとは、「論理合成」と「配置配線」を行う作業のことをさす。「論理合成」とは、設計者がハードウエア記述言語や回路図で作成したデザイン（論理回路）を、「 AND 」や「フリップフロップ」などの具体的なゲート回路に変換する作業のことである。 論理合成が完了すると、使用するFPGA の構造に合わせて、ロジックやピンの配置を決め、ロジック同士やロジックとピン間の配線を自動で行う。これを「配置配線」と呼ぶ（図1）。 コンパイラは、論理合成や配置配線の機能以外
第12回 技術者のための回路設計開発フロー その2「制約条件の設定編」
「開発期間の短縮」や「コストダウン」といった、機器設計者が抱える悩みを解決できる手段の１つとして、FPGAの採用が拡大している。これまでFPGAになじみの薄かった設計者にとっても、さまざまな電子機器の設計にFPGAを使いこなしてみる好機が訪れている。本稿では『これさえ知っていればFPGAの設計ができる』という4つの基本ステップを4回にわたって解説する。今回はステップ2となる『制約設定』についてわかりやすく解説する。 FPGAの設計では、チップが設計者の期待値通りの動作が実現できるよう、論理合成/配置配線を行う前に、いくつかの制約条件を開発ツールに入力しておく必要がある。設計の手戻りを少なくし、チップの開発期間を短縮し、無駄なチップコスト/開発コストを発生させないためには、制約設定を正しく行うことがとても重要となる。制約を設定するには、開発ツールに付属したウィザードを利用したり、テキストファ
第11回 技術者のための回路設計開発フロー その1「デザイン設計編」
本連載では、これまでFPGA設計を行ったことがない技術者であっても、すぐにFPGAを製品開発に利用することができるよう、その設計開発フローと開発工程の概要をわかりやすく紹介する。 FPGA を設計するためのフローは、図1のように仕様書の作成からネットリストの出力まで、いくつかのステップに分類される。ASIC設計においてもほぼ同様のフローとなるので、ASIC設計者にも馴染みがあるのではないだろうか。ASIC設計では、サードベンダー各社から提供されるさまざまな設計ツールを組み合わせて使用することが多く、ASICを設計する技術者が、各ツールの機能や作業手順を覚えたり、データベースの共有化を図ったりする必要もある。しかし、FPGA設計ではデザインの作成からネットリストの出力まで、全てのステップに対応することができる設計ツールが用意されているため、複数のツールの操作を覚えなくて済む。 「1つの設計ツ
インテル® FPGA の開発フロー - 半導体事業 - マクニカ
このページでは、インテル® FPGA の開発フローを説明し、各開発フェーズで皆さんに参照してほしい情報を紹介しています。 そもそも、FPGA って何？と思っている方や FPGA を使ってみたいけど、何からやったら良いかわからない！という方は、こちらの記事が必見です！ ▶ FPGA は魔法の箱や～！ ＜ほんとのほんとの導入編＞ ▶ その1. FPGA 開発をはじめるための環境づくり ▶ その2. FPGA 開発をはじめるために準備するもの ▶ その3. FPGA 開発をはじめるために必要な知識 ▶ その4. FPGA 開発の流れ ▶ その5. 役立つコンテンツの紹介 インテル® FPGA の開発を行うには、インテル® Quartus® Prime 開発ソフトウェアを使用します。Quartus® Prime の基本的な操作を簡単に理解したい方は、このチュートリアルで習得することができます。 ▶
Mpression Helio SoC Evaluation Kit by Macnica
Got an opinion about the Altera SoC development kit? We’d love to hear it! Please click here then tell us what you liked, what you didn’t, and what you’d like improved. Introduction NEW: 2014 SoC Design virtual workshops start in March. Information below [click here] The Helio platform is full featured and software compatible with Altera’s own development boards. The platform consists of a Helio b
FPGA の POR とイニシャライズの違い - 半導体事業 - マクニカ
こんにちは、ハチです。 前回まではユーザーモードになるまでの時間について勉強してきましたが、Power On Reset ( POR ) とイニシャライズでは何が違うのかはっきりしませんでした。 今回も Cyclone® IV E を例にとって、その違いについて勉強していきます。 リセットというのは FPGA 内部を "0" にするというイメージがあり、イニシャライズでは FPGA を初期化するということであると思っていました。 それに アルテラ社の FPGA において、イニシャライズはフリップフロップに "0" を代入することと聞いたことがあります。 POR は電源を入れてからのスタート期間、イニシャライズはユーザーモードになるまでの準備期間のようなイメージを持っていました。 Power On Reset POR 回路は、各電源電圧レベルが安定するまで、デバイス全体をリセット状態のまま維
Power On Reset - 半導体事業 - マクニカ
こんにちは、ハチです。前回はコンフィギュレーションにかかる時間について勉強しました。前回までは電源を入れてコンフィギュレーションさえ終わればユーザーモードになると思っていましたが、FPGA 内部では複数のステップを経て組んだ回路が動作していることがわかりました。 そのうちの一つ、Power On Reset ( POR ) について今回は勉強していきます。 Power On Reset Time とは電源が安定してからコンフィギュレーションが始まるまでの時間のことを言います。 電源を入れてから (業界用語では火を入れるというらしい。最初聞いたときはデバイスを焼却処分すことだと思ってました。(笑)） FPGA で組んだ回路が動くまでの時間を順を追って見て行きたいと思います。 下図の通りのステップを経て FPGA が動作しています。 電源オン 電源安定 ： 電圧が規定値に達する POR ： P
コンフィギュレーション時間 - 半導体事業 - マクニカ
こんにちは、ハチです。 前回 『 コンフィギュレーション ROM の選定 』 では、コンフィグレーション・モードについて勉強し、AS モードでコンフィグレーションを行う理由が分かりました。 今回は AS モードでコンフィグレーションを行った時に、コンフィグレーションが始まってから終わるまで、どの程度時間がかかるのか考えてみたいと思います。 前回勉強した通り、 AS モードは EPCS からデータを読み込みます。コンフィグレーション・データサイズに関してはデバイス依存であることが分かっています。 EP4CE10 の場合 ： rbf ファイルサイズ = 2,944,088bits では、どのくらいのクロック周波数でデータを転送しているのでしょうか？ まずは、クロックについて調べるため、ハンドブックで AS モードの接続図を確認することにしました。 （Cyclone® IV デバイス・ハンドブ
コンフィグレーション・モードとは - 半導体事業 - マクニカ
時計の製作実習中、JTAG だけのコンフィグレーション・モードだけではなく、少なくとも AS モードのコンフィグレーションはやったほうがよいと言われました。 確かに製作実習では、論理を間違えている可能性が高いため、都度 FPGA データを書き換えられる JTAG コンフィグレーションが最適ですが、お客様の製品で JTAG コンフィグレーションは最適とは考えにくいです。 様々なところに設置されている製品に対していちいち JTAG で書き込みを行うのは、各製品にエンジニアがはりつかなければならない事になってしまいます。 人件費がかかりすぎる。。。 ということで、コンフィグレーションに関して調べてみました。 コンフィグレーションに使用するもので分類すると 3 つにわけられます。 ・アルテラ・ダウンロード・ケーブルを使用 ・シリアル・コンフィグレーション・メモリを使用 ・汎用パラレル・フラッシュ・
INTEL コード & ダウンロード
Using Intel.com Search You can easily search the entire Intel.com site in several ways. Brand Name: Core i9 Document Number: 123456 Code Name: Emerald Rapids Special Operators: “Ice Lake”, Ice AND Lake, Ice OR Lake, Ice* Quick Links You can also try the quick links below to see results for most popular searches. Product Information Support Drivers & Software
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
インテル® FPGA のコンフィグレーション・シーケンス - 半導体事業 - マクニカ
マイコン・ユーザーのための、 FPGA設計ガイド ～ステップ・バイ・ステップでFPGAにトライ！～