RISC-V International
SPECIFICATION The Technical Backbone of RISC-V The RISC-V instruction set architecture (ISA) and related specifications are developed, ratified and maintained by contributing members within the Technical Working Groups. Download the latest releases, and get involved. INDUSTRIES RISC-V & Automotive RISC-V is revolutionizing the automotive industry by providing a flexible and open architecture that
CPUに関する話 | GREE Engineering
こんにちわ。せじまです。スティック型PCの購入は、 Core M版が出るまで見送ろうと思っている今日このごろです。 弊社では「Mini Tech Talk」という社内勉強会を隔週で開催しているのですが、それとは別に、「Infra Tech Talk」という社内勉強会を、半年くらい前から毎月開催しています。わたしはそこでほぼ毎月、45-60分くらいのスライドを作って話をしています。今までどういう話をしてきたかといいますと、TCPに関する話を二回、SSDに関する話を二回しました。（InnoDBに関する話だと軽く5-6時間くらいできるんですが、いささかマニアックなので、もっと幅広い人を対象に話をしています） 今までの話はちょっと社内向けの内容だったんですが、前回開催された Infra Tech Talk では、社外の方にも幅広く読んでいただける話ができたと思いましたので、その資料を slides
Intel CPUの歴史を代表モデルで振り返るとこうなる
世界最大の半導体メーカーIntelの製品の歴史は、すなわち半導体の歴史と言っても過言ではなく、その代表モデルを見るとその時代の半導体市場がどのようなものだったのかを知ることができます。半導体研究者のLi Xiao Feng氏が公開するIntel CPUの歴史に関するプレゼンテーション資料を基に、歴代Intelプロセッサを一挙に振り返るとこうなります。 A Brief History of Intel CPU microarchitectures - history_Intel_CPU.pdf (PDFファイル)https://people.apache.org/~xli/presentations/history_Intel_CPU.pdf Intelは1968年7月18日にロバート・ノイス氏とゴードン・ムーア氏らによって設立されました。もちろんムーア氏は「ムーアの法則」で知られる人物です
プログラミング言語のパラダイムシフト（ダイジェスト）ーScalaから見る関数型と並列性時代の幕開けー
19. "Future" must { import scala.concurrent.ExecutionContext.Implicits.global "map and flatMap" in { val futureMessage = Future { Thread.sleep(1000); 1 }.flatMap(value => Future { Thread.sleep(1000); value + 1 }).map(s => s"This is a value of future after $s seconds") Await.result(futureMessage, 5 seconds) must be("This is a value of future after 2 seconds") } "for comprehension" in { val futureMe
PCのスピードにこだわる人なら知っておくべき5つの要素 | ライフハッカー・ジャパン
PCのグレードアップや新しいPCの購入を考える際は、それまで使っていたものよりも高速なマシンにしたいという人も多いことでしょう。 たいていの人は、性能がどれだけ向上するかを知るための指標として、いくつかのわかりやすい要素に着目します。例えば、CPUのクロックスピードを上げたり、メモリ容量を増やしたりすれば、即座に性能は向上します。また使用環境によっては、無線LANやUSBを最新の規格に対応させるだけでもメリットを体感できる場合があります。 けれども、製品仕様の中で大きく扱われている要素以外にも、PCのスピードに影響を与える可能性があるのにあまり知られていない要素はたくさんあります。 この記事では、そういった要素のうちの5つについて詳しく見ていき、PCをグレードアップする際に必ず最高の性能が得られる方法をご紹介しましょう。 CPUのキャッシュ CPUに関しては、性能の指標としてよく知られてい
コンパイラーを負かす
roguelazer's website: beating the compiler なかなか面白かったので翻訳して紹介する。 たとえば、97%の場合において、僅かな効率など忘れるべきである。。早すぎる最適化は諸悪の根源である。とはいえ、残りの重要な3%の機会を逃すべからず。 -- Donald Knuth 計測せよ。計測するまで速度の最適化を施してはならぬ。たとえ計測したにせよ、一部のコードが残りを圧倒するまではまだ最適化してはならぬ。 Rob Pike 最新のWebサービスを主体とした技術の業界に長年浸かった我々は、パフォーマンスの問題を忘れがちである。SQLAlchemy ORMの中で行うリクエスト一つが8,9秒かかる中で、関数呼び出しひとつを3ミリ秒最適化したところで何になるというのか。とはいえ、時にはそのような最適化スキルを養っておくのもいいことだ。今回は、ある簡単な課題を最適化
ゼロから始める自作 CPU 入門
Feb 14, 2015Download as PPTX, PDF78 likes42,452 views
マルチコアを用いた画像処理
2014年6月に開催されたSSII2014（http://www.ssii.jp/）のチュートリアル講演用資料です． 使用したコード等はこちら． https://github.com/norishigefukushima/SSII2014 アブストラクト 「CPUのクロック数が年月とともに増加する時代は終わり、プログラムの高速化をCPUの性能向上に任せることのできるフリーランチの時代は終わりを迎えています。しかしムーアの法則はいまだに続いており、CPUはマルチコア化、SIMD化という形で高性能化が続いています。本チュートリアルでは、計算コストの高い画像処理を高速化するために、CPUの能力をあますことなく引き出す、マルチコアプログラミング、SIMDプログラミングを解説します。」Read less
Engadget | Technology News & Reviews
The Polaris Dawn crew is back on Earth after a historic mission
CPU とキャッシュのはなし - graphics.hatenablog.com
別にグラフィックスに限ったことじゃないし、そもそも論文とか全然関係ないけど。GPU 周りでもたまに話題になるし、自分でもたまにわけわからんくなるから整理しとく。 メインメモリは遅い CPU からメインメモリにデータを読みに行く場合、これはとにかく遅い。例えばレジスタにあるデータを読みに行く場合と比べると、だいたい数倍から数100倍の遅さ。ヤバいからなんとかしよう。もっと早くアクセスできる場所にデータおいとこう。 キャッシュライン CPU がメインメモリからデータを読み出すとき、必ず小さなメモリチャンクをキャッシュ上にロードする。ロード単位はプロセッサによるけど、だいたい 8 ～ 512 バイト。このロード単位をキャッシュラインと呼ぶ。 アクセス対象のデータが既にキャッシュに載ってる場合は、メインメモリじゃなくてキャッシュを読みに行く。ない場合はメインメモリにアクセスするけど、そのデータはも
北森瓦版 - 【そんなの絶対】Core i7 3770Kの箱にあったTDP95Wの記載【おかしいよ】
Ivy Bridge gets 95W TDP, worse overclocker than Sandy Bridge（NordicHardware） Ivy Bridge at Anandtech（SemiAccurate / Forum） 3rd GEN Intel CPU Semi-Stable Testing *Preview* - 56K WARNING （forums aria.co.uk） Why is Ivy Bridge HOT, power hunger and bad clocker? - immatured 22nm process ...（OBR-Hardware） E1リビジョンではIvy Bridgeのオーバークロックがあまり期待できない？（上田新聞blog版） Intelの次世代CPUである“IvyBridge”のローンチが間近に迫っている。ところがその“
北森瓦版 - “IvyBridge”のスケジュール―第1陣は4月29日、第2陣は6月3日
北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.) Revised Ivy Bridge launch schedule confirmed（CPU World） New Intel Ivy Bridge release dates revealed?（HEXUS） Five desktop Core i3 Ivy Bridge in Q2（Fudzilla） Intel has no Core i3 mobile Ivy Bridge（Fudzilla） “IvyBridge”のリリーススケジュールであるが、4月8日に対応チップセットであるIntel 7 sereisのうちZ77, Z75, H77, B75チップセットがローンチされる。この発表と同時にこれらチップセットを搭載したマザーボードのレビューが解禁される。 “
北森瓦版 - 【定格で止まらず】狂気の“IvyBridge”・・・のOC耐性【倍まであんああん】
Intel "Ivy Bridge" Core i7-3770K is Capable of 100% Overclock（Bright Side Of News） Intel Ivy Bridge Core i7 3770K Overclocked to 7Ghz Ahead of Launch（WCCF Tech） “IvyBridge”は4月2日に発表され、4月8日に発売されると複数のメディアが報じている。 “IvyBridge”は4-core版と2-core版があるが、このうち2-core版については第2四半期末まで延期される。その理由としては“SandyBridge”の在庫がはけるのを待つためだと伝えられている。 デスクトップ版“IvyBridge”のフラッグシップとなるのは4-coreのCore i7 3770Kである。Core i7 3770Kのキャッシュ構成はL2=256k
トランザクションメモリはマルチコアの救世主となるのか？ － ＠IT
オランダのコンパイラ専業会社、ACE（Associated Compiler Experts）の国際営業の担当者と話していたら、ヨーロッパでは、並列システム向けの最適化／開発関連のベンチャー起業がずいぶん活発になっているらしい。もちろん背景としてはマルチコアプロセッサのブームがあるわけだが、我々の世代としては過去の「パラレルプロセッサブーム」を知っているだけに違いは何だろうねという話になった。 マルチコア利用のシステム開発は難しい さて、CPU間結合が比較的疎な非対称なマルチコア（AMP）を用いた開発は、組み込み系においてはすでに日常化している。背景としてASICの規模が巨大化するにつれ複数のCPUを搭載する余地が生まれたことと、組み込み系開発では目的が明確であるために、機能の分離設計が楽であることが挙げられる。しかし、そうであってもマルチコア開発を実務として行っている人に聞くと「個別プロ
北森瓦版 - Intel CPUアーキテクチャの未来―“IvyBridge”,“Haswell” ,“Skylake”
北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.) The Future of Intel CPU Architectures Revealed: Haswell, Skylake（Bright Side Of News） Intelは今後5年間において少なくとも8種類のCPUアーキテクチャを投入し、1年毎の更新ペースを維持する。8種類のCPUアーキテクチャのうち、5種類が高性能向け、3種類はSoC設計のMobile向けとなる。 今回話すのは高性能向けのCPUアーキテクチャの方である。つまり、一般的なノートPCやデスクトップPC、サーバー向けのCPUが対象となる。 まず一番近いところにあるのが2012年の“IvyBridge”である。“IvyBridge”は現行の“SandyBridge”を22nmプロセスにシュリンクした
自動販売機にCore i5を載せる理由
インテルで、PCなどの“汎用利用”CPUではなく、主に“特定目的”に使うデバイスに搭載する“組み込み”向けCPUの事業を行う、インテリジェント・システム事業部のトップである、インテルアーキテクチャー事業本部 副社長 兼 インテリジェント・システム事業部長のトン・スティーンマン氏が、同社の組み込み市場に対する取り組みを紹介した。 スティーンマン氏は、現在のようにネットワークインフラが普及した環境ではデバイスを接続するだけでは十分でなく、取得するデータをどのように使うのかであり、これらの接続で入手できるデータでどのような価値を生み出すのかが重要だとする。 その価値には2種類あって、1つは、データを知識に変換することで、これは、さまざまなシステムやクラウドで共有するのかまで考えなければならない。もう1つは、各デバイスを接続するシステムをユーザーにどのように提供していくかで、例えば、救急車と病院の
北森瓦版 - “Bulldozer”開発裏話―何故“Bulldozer”の性能はふるわないのか
Ex-AMD Engineer Explains Bulldozer Fiasco: Lack of Fine Tuning.（X-bit labs） AMDの8-core CPUである“Bulldozer”の性能は衝撃を与えるほど高性能・・・とはほど遠く、Intelの4-core CPUすら超えることができない有様だった。かつてAMDの技術者だった人物の話によると、長らくその登場が待たれ続けていた“Bulldozer”が遅れに遅れた挙げ句、性能が期待はずれだった背景には、AMDの採用した設計技術にあるという。この設計技術では性能をいじることができなかったのだという。 かつてAMDの技術者であったCliff A. Maier氏によると、AMDは性能に直結する様々な部位において人の手で設計するのをやめ、完全に自動ツールに頼るようになっていたという。このツールでは自動的に確立された技術を実装す
北森瓦版 - “Krait”アーキテクチャを使用したSnapdragon S4の白書が公開される
Qualcomm's New Snapdragon S4: MSM8960 & Krait Architecture Explored（AnandTech） Snapdragon S4 'Krait' outperforms Intel Atom in 2012（NordicHardware） Qualcomm、Snapdragon S4の白書を公開 ～“コンパニオンコア”なしで高性能/低消費電力を実現（Impress PC Watch） Snapdragon S4 Processors: System on Chip Solutions for a New Mobile Age（Qualcomm） ARMアーキテクチャのProcessorを手掛けているメーカーであるQualcommは同社の最新ARM processorとなる“Krait”の詳細を明らかにした。“Krait”は28nmプロ
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
これからのコンピューティングの変化とJava-JJUG CCC 2015 Fall
Engadget | Technology News & Reviews
