富岳CPU A64FX用ディープラーニングライブラリの深層 -研究者が語る開発の軌跡- - fltech - 富士通研究所の技術ブログ
はじめに こんにちは。富士通研究所プラットフォーム革新PJの川上です。理化学研究所/富士通が共同で開発した新しいスーパーコンピュータ「富岳」が神戸市沖のポートアイランドに納入され、当初の予定を前倒しして今年度から試行運用が開始されました。6月には早速、スパコンランキングで世界初の同時4冠(TOP500, HPCG, HPL-AI, Graph500)を獲得するなど、幸先のよい立ち上がりを見せています。私が所属する部署では富岳を始め、富岳と同じCPUを搭載した弊社製品PRIMEHPC FX1000/700上でディープラーニング(DL)処理を高速に実現する技術の研究開発をしています。今回は、DL処理を高速に実現するoneDNNというライブラリソフトウェアを富岳向けに移植し、開発したソースコードを本家IntelのoneDNNに寄稿し、取り込まれた話をご紹介します。 ディープラーニング処理のソフト
Linux ネットワークパフォーマンスの機能強化 - Qiita
ソフトウェア割り込みが偏る？ Linuxを利用していて、ネットワーク負荷が高いサーバを運用していると、特定のCPU負荷が高くなっている事があるのですが、そのようなケースを経験されたことはないでしょうか？ topでみると特定CPU(topを起動して1を押すとCPU単位で確認できる)の%si(software interrupt)がやたら高くなっている場合、それはネットワークの負荷が原因かも知れません。(実際のtopを貼り付けたかったのですが、持ち合わせがなかった・・・。)何も設定していない場合はネットワークの割り込みは特定のCPUで行われるため、ネットワークの割り込みに関連づいたCPUの%siが高くなります。ソフトウェア割り込みを確認するには、/proc/interruptsを確認しましょう。 # cat /proc/interrupts CPU0 CPU1 CPU2 CPU3 0: 129
CPUに関する話 | GREE Engineering
こんにちわ。せじまです。スティック型PCの購入は、 Core M版が出るまで見送ろうと思っている今日このごろです。 弊社では「Mini Tech Talk」という社内勉強会を隔週で開催しているのですが、それとは別に、「Infra Tech Talk」という社内勉強会を、半年くらい前から毎月開催しています。わたしはそこでほぼ毎月、45-60分くらいのスライドを作って話をしています。今までどういう話をしてきたかといいますと、TCPに関する話を二回、SSDに関する話を二回しました。（InnoDBに関する話だと軽く5-6時間くらいできるんですが、いささかマニアックなので、もっと幅広い人を対象に話をしています） 今までの話はちょっと社内向けの内容だったんですが、前回開催された Infra Tech Talk では、社外の方にも幅広く読んでいただける話ができたと思いましたので、その資料を slides
Etsukata blog: FreakOut DSP 入札サーバの CPU 使用率を 30% 削減する Performance Tuning
はじめに 勤務先の FreakOut 社では RTB で広告枠を買い付ける DSP の開発・運用を行っています。RTB とは、インターネット広告のインプレッションが生じる毎に、広告枠の競争入札を行う仕組みです。 DSP とは、 RTB において、競争入札をする側のシステムになります。広告枠/広告を見ている人 に対し、最適な広告を、最適なタイミングで届ける機能を広告主に提供する仕組みです。 FreakOut DSP は最適な広告探索・入札価格調整のため、非常に多くのデータを参照し、沢山の演算処理を行います。広告を見ている人が過去にアクセスした Web ページの情報や検索ワード、さらに 広告がクリックされる予測確率(過去のログから機械学習で算出) などを参照し、入札価格を決定するのです。そのため、DSP で入札を担当するサーバは CPU がボトルネックになっており、台数も数百台に嵩んでいます。
ARMから見た7nm CMOS時代のCPU設計（13）～高移動度FinFETの期待と現実
ARMから見た7nm CMOS時代のCPU設計（13）～高移動度FinFETの期待と現実：福田昭のデバイス通信（24）（1/2 ページ） FinFETの“延命策”として、チャンネルの材料をシリコンからゲルマニウム（Ge）やインジウム・ガリウム・ヒ素（InGaAs）などに変更する方法がある。だが、ARMの講演では、この“延命策”に悲観的だった。今回は、Ge FETなどが抱える問題と、その打開策について紹介する。 移動度の高さをコンタクト抵抗の増加が打ち消す 前回は、14nm世代から5nm世代にかけてトランジスタの仕様がどのように推移していくかを示した。それから、FinFET（フィンフェット）の延命策を説明した。 FinFETの延命策は、チャンネルの材料をシリコン（Si）から、キャリア移動度の高い別の材料に変更することだと、前回は述べた。ゲルマニウム（Ge）やインジウム・ガリウム・ヒ素（InG
ループカウンタを64bitにしたり、 バッファのサイズを定数にしたらパフォーマンス激落ちなんだけど何で？
ループカウンタを64bitにしたり、 バッファのサイズを定数にしたらパフォーマンス激落ちなんだけど何で？ c++ - Replacing 32bit loop count variable with 64bit introduces crazy performance deviations - Stack Overflow stackoverflowで、興味深い質問が行われている。 簡単にまとめるとこうだ。std::uint64_t型の配列の各要素にx86-64のpopcnt(1になっているビット数を数える命令)を適用したい。 コードの肝心の部分を書くと、以下のようになる。 for (unsigned i=0;i<size/8;i+=4) { count+=_mm_popcnt_u64(buffer[i]); count+=_mm_popcnt_u64(buffer[i+1]); coun
「世界最速」のCPU間通信向け56Gビット/秒受信回路――富士通研
富士通研究所は2014年6月、CPUなどのチップ間で56Gビット/秒のデータ通信速度で受信できる回路を開発したと発表した。富士通研では「世界最高速のCPU間通信向け受信回路」としている。 富士通研究所は2014年6月13日、CPUなどのチップ間で56Gビット/秒のデータ通信速度で受信できる回路を開発したと発表した。富士通研では「世界最高速のCPU間通信向け受信回路」としている。 データセンターなどで使用されるサーバなどでは、より大規模な処理を行うため、複数のCPUを接続したシステム構成となっている。その際、処理性能をより高速、大規模化するためには、CPU間のデータ通信をより高速化する必要がある。これまでのCPU間データ通信速度は28Gビット/秒程度であり、現在、これを2倍速めた56Gビット/秒通信の標準化が進められている。 ただ、56Gビット/秒の通信速度に対応するには、高速通信で劣化する
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
富士通、スパコン「京」の後継機用ArmベースCPU「A64FX」の仕様を発表
歴史的融合。IntelがAMD GPU内蔵Coreプロセッサを発表 ～1パッケージにCPU、GPU、HBM2を包含
【やじうまPC Watch】 大量のCPU交換もこれで確実? Skylake-Xに未使用のRFIDチップが実装 ～次期Xeonで有効にされるか
AMD、サーバー市場への回帰を標すモンスターCPU「Naples」 ～32コア、8チャネルメモリ、128レーンPCIeなどIntelを寄せ付けないスペック
Engadget | Technology News & Reviews
CPUに適度に間違わせることで節電する技術
【後藤弘茂のWeekly海外ニュース】 Intel CPU設計の主要技術だったiHDLハードウェア記述言語
Intel製CPUの情報を取得する公式ツール「インテル プロセッサー識別ユーティリティー」NOT SUPPORTED