ISSCC 2019でSKハイニックスがDDR5スペックを発表 半導体のオリンピックとも言われる国際会議「ISSCC 2019」にてSKハイニックスが早々とDDR5チップのスペックを発表したというニュースを海外の報道で知った。 JEDEC(半導体技術協会)はこのハイニックスのISSCCでの発表の少し前にDDR5のスタンダード・スペックについて発表したらしいので、いよいよDDR5が製品化され徐々に普及段階に近づいたということだろう。 私はAMDでの勤務中には主にCPUのビジネスに関わってきたのでメモリについては門外漢であるが、スペックにうたわれている内容を見ると、相変わらず高速の転送を可能とする広帯域・ローパワー・大容量・その他補完フィーチャーというDRAMチップ開発の進化が継続されていることくらいは理解できる。いくら門外漢だとは言っても、DRAMインタフェースとなるとCPUとも密接に関係す
![DDR5の報道で思い出したIntelのRDRAM普及戦略の失敗 - 吉川明日論の半導体放談(67)](https://cdn-ak-scissors.b.st-hatena.com/image/square/98ec6dccd3c44f1a1b6652ac42c333ce32ee3502/height=288;version=1;width=512/https%3A%2F%2Fnews.mynavi.jp%2Ftechplus%2Farticle%2Fsemicon-67%2Fogp_images%2Fogp.jpg)