エントリーの編集
![loading...](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/common/loading@2x.gif)
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
![アプリのスクリーンショット](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/entry/app-screenshot.png)
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
詳解Linuxカーネル Wiki*
2.5.7 ハードウェアキャッシュとTLBの制御 ◆ハードウェアキャッシュの制御 L1_CACHE_BYTES キャッシュの... 2.5.7 ハードウェアキャッシュとTLBの制御 ◆ハードウェアキャッシュの制御 L1_CACHE_BYTES キャッシュのヒット率最適化 = 構造体でもっとも頻繁に使用するメンバは、低いオフセットに集めて、同じラインにキャッシュ = 多数のデータ割り当ては全キャッシュラインを均等に使用する。 = プロセスの切り替えでは、切り替え前のプロセスと同じページテーブルの組を使用しているプロセスを 少し優先させる。[schedule()] [質問] Q1. 上記の実装はどうなっているのか? ◆TLBの制御 TLBエントリのフラッシュ=プロセス切り替え時にはプロセスが使用するページテーブルの組を切り替えるので、ページテーブルエントリに依存するTLBエントリもフラッシュする。 しかし以下の場合にはTLBエントリのフラッシュは省略される。 = カーネルスレッドとの切り替え = 同じページテーブルの組を使