文字通り「ネットワークがコンピューター」な金融HFTでのFPGAの使われ方 - スティルハウスの書庫の書庫
ここのところ重度のFPGA中二病にかかってしまい、冬休み中もDE0ざんまいな日々。気になっていた金融のHFT（high frequency trading：大手投資銀行等がμ秒単位の超高速で株式等を売り買いしてる恐ろしい市場）におけるFPGA利用状況について、HFT Reviewにこってりしたレポート（HFT業界のベンダー各社にインタビューしたもの）が載っていたので、勢い余って面白かった部分を超訳してしまった。 元ネタはこちら： FPGA & Hardware Accelerated Trading, Part One - Who, What, Where and Why? FPGA & Hardware Accelerated Trading, Part Two - Alternative Approaches FPGA & Hardware Accelerated Trading, P
[PR] 28nm FPGA新登場！ムーアの法則を超えるアルテラの技術革新 -- Tech-On! --
ムーアの法則を超えるための三つのテクノロジーを搭載した具体的な製品が，このほど発表されたアルテラの28nm FPGA「Stratix V 」ファミリだ。同社のフラッグシップ製品「Stratixシリーズ」の第五世代となる製品で，製造プロセスを単純に40nmから28nmに微細化するだけではなく，数々の革新的な技術を投入。高まりを続けるバンド幅の要求に対応するために生まれた，野心的な製品である。 28nm世代への移行は，チップの基本性能を押し上げるメリットをもたらす。しかし，ネットワーク・システムなどを市場のニーズに合わせて進化させるためには，これだけでは足りない。アルテラは，28nmプロセスの投入に合わせて，厳しい要求に応えるための革新的な技術を惜しみなくStratix V ファミリに投入した。その技術の数々を紹介しよう。 Stratix V FPGA 概要 Stratix V FPGAファミ
JTAGの次の規格 - なひたふJTAG日記
これまで何度も述べてきたようにJTAGの本来の機能はバウンダリスキャンですが、現在ではJTAGはバウンダリスキャンだけではなく、CPUのデバッグや、FPGAの書き込みなど、いろんなことに使われています。 CPUデバッグや、FPGAの書き込みなどは、JTAGの規格で定められていた「オプションの機能」を使って実現しています。つまりJTAGを便利なシリアル通信ポートのように使っているだけで、その中で流れているプロトコルはベンダーによって全く異なります。 その方法はベンダーごとに異なり、統一が取れていません。CPUやFPGAのデバッグや書き込み方法は、それぞれのデバイスの内部構造も違うことですし、各ベンダーの発展の経緯があるので当然といえば当然です。 ところが、最近になってCPUのデバッグやFPGAの書き込みについて、標準規格が定められるようになってきました。 FPGAやコンフィグROM、CPLD
ボード上の複数メーカのPLDを同時にプログラムするための規格がIEEE Std 1532として標準化(2000/9/29)
PLD設計：ボード上の複数メーカのPLDを同時にプログラム するための規格がIEEE Std 1532として標準化（2000.0929） 米IEEE, Inc.は，IEEE-SA（Standard Association) Standard Boardが9月21日に，システムに実装済みの複数のプログラマブル・デバイスをプログラミングするための規格を「IEEE Std 1532」として標準化したと25日に発表した（リリース文1）。一つのボード上に載せた，複数のPLDを一度にプログラミングするときなどをねらう。チップやツールがこの標準に準拠していれば，チップのベンダやアーキテクチャが異なっていても，一度にプログラミング可能になるという。 IEEE 1532は，「JTAGバウンダリ・スキャン」として知られるIEEE Std 1149.1を拡張したもの。これまでもIEEE1149.1を使った
ディジタルFMステレオ・チューナの製作 ―― 雑誌の付属基板でここまでできる
ここでは，『ディジタル・デザイン・テクノロジ No.1号(2009,Spring）』付属基板の応用事例として，ディジタルFMステレオ・チューナの制作事例を紹介します．従来はアナログ回路によって実現していた各種回路がFPGA内部のディジタル回路で処理されます．FPGAの「素晴らしさ」を堪能して下さい．（編集部） FMステレオ放送を高音質で聴くことのできるFMステレオ・チューナの製作例を紹介しましょう．このFMステレオ・チューナは，選局機能を持たない，一つの放送局を受信するための「専用受信機」として構成してありますが，液晶パネルや操作ボタンを接続するためのヘッダも基板上に用意してありますので，選局機能を備えた実用性の高いチューナへ発展させられると思います． 日本でFM放送の本放送が始まって今年（2009年）で40年になります．かつては，オーディオ・メーカ各社がFMステレオ・チューナの性能を競っ
FPGAの部屋 シリアルインターフェース（RS-232C)の説明
人知れずにあった私のホームページの内容を移しています。 今度はシリアルインターフェース(RS-232C)の説明です。本当はHDLコードを示して説明しようと思っていたのですが、そのためには書き直さないといけないようなので、とりあえずあきらめました。 シリアルインターフェースの(RS-232C)説明をします。パソコンについているシリアルインターフェースの規格はRS-232Cという規格で、調歩同期方式になっています。調歩同期はスタートビット、データビット、ストップビットを持っています。ここでは、データ8ビット、１ストップビットの場合について説明します。この後、シリアルインターフェースはRS- 232C用のシリアルインターフェースの規格とします。 RS-23２Cの信号規格はTTLレベルではありません。そこで、レベル変換のICが必要になります。評価基板ではSP3222EHがレベル変換のIC です。レ
Spartan3E Starter KitでuCLinux
これは何？ Spartan3E Starter Kitとは、Xilinx製FPGAの評価用ボードの1つです。私はアヴネットジャパンから入手しました(法人でなく個人相手でも売ってくれます!) uCLinuxはMMUのないCPU向けのLinuxです。 長い道のり uCLinuxを使うにあたって、とりあえず参考になりそうな「はじめる組み込みLinux」という本を買いました。 まずStarter Kitを理解する 3EのStarter Kitのくせに付属のCDROMにはSpartan-3無印の説明しか入っていないので、http://www.xilinx.com/s3estarter の右下のSpartan-3E Starter Kit Board & Kit Documentation をクリックして、次のページでUser Guideをダウンロードする必要があります。 地道にいく まずはkit自体
[ISE] 久しぶりのHDL, WebPackISE, 初めてのFPGA - とんずら雑記R
WebPackISE v10.1sp2上で, Verilog記述を行い, おもちゃを作ろうとしている.久しぶりにHDLに触れたのと, CPLDとは規模が違いすぎるので, 真面目に検証しておこうと思う.途中ツールの使い方や設計自体に問題がありそうなので, メモを記しておくことにする. 識者の方にツッコミを入れてもらえると非常にありがたい... また, 検索したりアンサーを探したり, 本を見たりと参照先がややこしくなっているので,可能な限りリンクを貼って残したいと思います. リンク先が消える可能性もあるから,せめてローカルには保存しておきたいと思うけれども, blog形式だと管理が面倒ですよねぇ...とりあえず, FPGAの部屋のまとめサイトは外せなさそうです.ほかにもあるけれど, 今開いているページだけ貼っておきました. ■タイミング制約(timing constraints)について ▲S
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
UHD Build - uhd - Ettus Research LLC
株式会社マクニカ エルセナ カンパニー
Signal Processing Design
Nolonger available
Xilinx社のFPGA動的部分再構成，Virtex-5/4でも正式対応に
Plasma CPU
コミケ76に参加します - 関数型日記（仮）
FPGA UART Receiving - how do I read and assign values
AR# 17023: XST - "ERROR:Xst:797 - file_name line xx: unsupported Clock statement"
IBM Developer
汝の隣人のブログを愛せよ | LOVELOG
FPGAの部屋 スパルタン3スタータキットでのISE8.1iのチュートリアル４（シミュレーション編)