1001 Ways of Implementing a System Call
Today, we’re going to look at the many ways of implementing user-to-kernel transitions on x86, i.e. system calls. Let’s first quickly review what system calls actually need to accomplish. In modern operating systems there is a distinction between user mode (executing normal application code) and kernel mode1 (being able to touch system configuration and devices). System calls are the way for appli
R800というCPU - 仮想と現実
MSX turbo Rに採用されたR800というCPUは、Z80互換で10倍速と言われた、当時のMSXユーザーにとっては夢のようなCPUであった。考えてほしい、今使っているあなたのパソコン、10倍速くなりますと言われてワクワクしないユーザーがいるだろうか。実際は画面描画用のVDPが前世代のままで、画面表示にウェイトがかかりまくったので、TurboRであらゆるソフトが10倍速く動いたわけではなかったのだけど。 もともと、Z80というCPUは、8ビット時代においてやたら高機能なCPUだった。BCDによる十進数計算をサポートし、大量のメモリ領域を1命令で転送するブロック転送なんてのも機械語に入ってたくらいである。そんな複雑で高機能なCPUなので、クロックあたりの速度はそれほと高くなかった。大概の命令に4クロックくらいかかるし。Apple IIやCommodore 64が採用していた6502と比べ
Sushi Roll: A CPU research kernel with minimal noise for cycle-by-cycle micro-architectural introspection
Twitter Follow me at @gamozolabs on Twitter if you want notifications when new blogs come up. I also do random one-off posts for cool data that doesn’t warrant an entire blog! Summary In this blog we’re going to go into details about a CPU research kernel I’ve developed: Sushi Roll. This kernel uses multiple creative techniques to measure undefined behavior on Intel micro-architectures. Sushi Roll
ゲームボーイエミュレータをGo言語で書いた - undefined
概要 Goはこれまで量を書いたことがなかったので入門にゲームボーイエミュレータを書いてみることにした。ゲームボーイである理由はたまたまよくできたゲームボーイの資料(http://marc.rawer.de/Gameboy/Docs/GBCPUman.pdf)を見つけてしまったため。 成果物 github.com まだ基本的なカートリッジタイプしか実装できていないがそこそこ動き始めたので公開することにした。直近は対応カートリッジを増やしながらWebAssemblyを吐けるようにしたい。 ゲームボーイの基本仕様 項目 概要 CPU LR35902 4.19MHz 8bit RAM 8kB VRAM 8KB ROM 256k~32MBit Display 4階調モノクロ、160×144ドット スプライト 8×8 最大40個表示 / 1ライン上に 最大10個表示 背景 256×256ドット ウィン
GameBoy CPU Manual
Sources by: Pan of Anthrox, GABY, Marat Fayzullin, Pascal Felber, Paul Robson, Martin Korth, kOOPa, Bowser Contents: Assembly Language Commands, Timings and Opcodes, and everything you always wanted to know about GB but were afraid to ask. THIS DOCUMENT IS PRINTED ON DIN A5 SIZE PAPER (148mm x 210mm)! Note: Game BoyTM , Game Boy PocketTM , Super Game BoyTM and Game Boy ColorTM are registered trade
MMX, SSE, AVX, FMA命令とは何かを明らかにしたい会 - Qiita
本稿について Intel系CPUの命令セットMMX, SSE, AVX, FMAが何か分からない(よく忘れる)...ので明らかにすることを目的とした記事です. かなり浅くまとめます. 間違ってたらご指摘ください. 実装は次回に回します. (2022.06 更新) 頂いたコメントを元に修正いたしました! tl;dr: MMXは整数演算, SSEは浮動小数点演算1のSIMD処理を実現して高速化する命令. AVXがMMX/SSEの後継機, レジスタ長が倍になったりして性能が格段に向上. FMXはAVX2から搭載された積和演算のための命令.計算精度や演算性能が向上. そもそも命令セットアーキテクチャ(Instruction Set Architecture)とは? ハードウェアに指示を伝える命令のセット 算術等の命令の他に, レジスタの数・種類や割り込み・例外処理の方式, メモリ領域の確保方法など
分岐予測の簡単な歴史 - Part 1 | POSTD
※これは、 RC（The Recurse Center：プログラマ教育施設） によって組織された講演シリーズである”localhost”を始動するために、Two Sigma（ツーシグマ）での2017年8月22日の分岐予測に関する講演の原稿を仮に書き起こしたものです。 コードで分岐を使われている方は、どれくらいいらっしゃいますか？ ifステートメントやパターンマッチングを使われているという方、よろしければ手を挙げてください。 ほとんどの聴衆が手を挙げる 次の質問に関しては手を挙げてもらうつもりはありませんが、もしそうお願いした場合、恐らく手を挙げる人の数は少なくなるのではないでしょうか。その質問とは、「分岐を実行する際、CPUが何をして、そのパフォーマンスは何を意味しているのかを十分に理解しているか」、そして「分岐予測に関する最新の論文を理解できるか」というものです。 この講演の目的は、CP
24-core CPU and I can’t type an email (part one)
Forecast for randomascii: programming, tech topics, with a chance of unicycling I wasn’t looking for trouble. I wasn’t trying to compile a huge project in the background (24-core CPU and I can’t move my mouse), I was just engaging in that most mundane of 21st century tasks, writing an email at 10:30 am. And suddenly gmail hung. I kept typing for several seconds but no characters were appearing on
Myths Programmers Believe about CPU Caches
As a computer engineer who has spent half a decade working with caches at Intel and Sun, I’ve learnt a thing or two about cache-coherency. This was one of the hardest concepts to learn back in college – but once you’ve truly understood it, it gives you a great appreciation for system design principles. You might be wondering why you as a software developer should care about CPU cache-design. For o
Emulator 101 - Welcome
Writing an arcade game emulator is an awesome learning project, and this tutorial will take you through the entire process in a very detailed way. Want to really learn how a CPU works? Writing an emulator is the best way to learn about it. You'll need a working knowledge of C, and a knowledge of assembly language might be helpful. If you don't know assembly, writing an emulator is a great way to b
Zilog Z80 FPGA
A-Z80 is a conceptual implementation of the venerable Zilog Z80 processor targeted to synthesize and run on a modern FPGA device. It differs from the existing (mostly Verilog) Z80 implementations in that it is designed from the ground up through the schematics and low-level gates. This design is capable of mimicking the actual Z80 CPU and it illustrates its inner workings for as much as it is know
Intel(R) 64 and IA-32 Architectures Software Developer's Manuals
Overview These manuals describe the architecture and programming environment of the Intel® 64 and IA-32 architectures. Electronic versions of these documents allow you to quickly get the information you need and print only the pages you want. The Intel® 64 and IA-32 architectures software developer's manuals are now available for download via one combined volume, a four-volume set, or a ten-volume
x86-64プロセッサのスタックを理解する - Qiita
はじめに x86-64プロセッサにおけるスタックについて記載します。 使用したプロセッサ / OS / gcc / gdbは以下です。 Intel(R) Core(TM) i7-2600 CPU @ 3.40GHz 64bit Ubuntu14.04 64bit gcc (Ubuntu 4.8.2-19ubuntu1) 4.8.2 GNU gdb (Ubuntu 7.7-0ubuntu3) 7.7 スタックとは後入れ先出し(LIFO;Last In First Out)方式のデータ保存領域です。 データをスタックに入れる操作をpushといいます。 データをスタックから取り出す操作をpopといいます。 popで取り出すデータは最近pushしたデータです。これがLIFOといわれる理由です。 具体例を示します。最初スタックに61,27,67のデータがあるとします。 push 20するとスタックの
Effects of CPU caches
The other day, at the office, we were discussing on the choice between an array and a linked list. Frankly I’d always thought that a linked list was a great alternative for complex list manipulations, and except for the cost of the pointers linking the element between them, there was no other cost when iterating over a linked list compared to an array. But things are not that simple. Lately, I fou
東大のCPU実験で自作コア上の自作OS上で自作シェルを動かした話 - 旅する情報系大学院生
東大の情報科学科では3年の秋学期にCPU実験という、自分たちでCPU、コンパイラ、シミュレーターを作ってレイトレーシングを動かすことが単位要件の名物実験があります。僕らの班では12月初旬に単位要件を満たすCPUは出来ていたので、2/20にあった成果報告会までの間にIwashi班という自作CPU上でlinuxを動かすことを目標とした余興班を作ってこのエントリのタイトルにあるような結果に終わったのでその報告をしたいと思います。 コンテキストスイッチしている画像: 目次 目次 対象とする読者 自己紹介 できたこととできなかったこと 技術的な詳細 ISA よかったところ 悪かったところ 結論 ステート管理 Floating point UART 自作OS/Shellの仕様 動機 やること 実装方針 増えるレジスタ 増える命令 MMUの挙動 タイマ割り込みの挙動 iretの挙動 Kernelの実装
CPUのアーキテクチャをトイレに例えると | Hinemosu
おもろい。たとえ方がうまいなぁ。 消え気味なのでコピペ。 155 ：・良く分かるパイプライン ：04/04/26 17:20 ID:B6tZVOSS 「おしっこをして手をあらってでてくる」。 トイレが一室しかないと混雑時は長蛇の列ができます。 1.おしっこをする 2.手を洗う。 二段のパイプにすると、手を洗ってる間に別の人が用を足せるようになります。 トイレ一室で二人が気持ちよくなれて、効率が倍になります。 もうすこし深くしてみましょう。 1.ジッパーを下げる 2.ちんちんとりだす 3.放尿する 4.しずくを切ってちんちんしまう。 5.ジッパーをあげる 6.手を洗う 7.紙を使って手をふく 7ステージに分解すると、なんと 7人が同時に処理できます。 これがパイプラインです。 156 ：・良く分かるスーパスケーラ ：04/04/26 17:21 ID:B6tZVOSS トイレの利用はおしっこ
2017 発表資料 – The RISC-V Day 2018 Tokyo Oct 18 and Fukuoka Oct 20
RISC（リスクと発音）は、1980年代にカリフォルニア大学バークレー校とスタンフォード大学が中心となり、後に大きな技術革新をもたらしたReduced Instruction Set Computer「縮小命令コンピュータ」というコンピュータ構成方法です。 「命令セットアーキテクチャ (ISA)」 は、ソフトとハードを密結合させるインターフェース仕様です。 リスクファイブ（RISC-V）は、オープン規格のISAで、32、64、128ビットをカバーする数少ないISAです。2010年ごろから、カリフォルニア大学バークレー校が設計し、2015年以降、リスクファイブ（RISC-V基金）が管理運営しています。
Reading privileged memory with a side-channel
We have discovered that CPU data cache timing can be abused to efficiently leak information out of mis-speculated execution, leading to (at worst) arbitrary virtual memory read vulnerabilities across local security boundaries in various contexts. Variants of this issue are known to affect many modern processors, including certain processors by Intel, AMD and ARM. For a few Intel and AMD CPU models
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
The Math Behind the Magic
http://people.redhat.com/jcm/talks/FOSDEM_2018.pdf