Pyverilogは,ハードウェア記述言語Verilog HDLで記述されたハードウェアデザインの解析とコード生成を行うための,Python実装のツールキットです. githubからダウンロード Pyverilog: Python-based Hardware Design Processing Toolkit for Verilog HDL 構成 Pyverilogは4つのツールで構成されています. 構文解析器 (vparser) データフロー解析器 (dataflow) コントロールフロー解析器 (controlflow) コード生成器 (ast_code_generator) すべてのコードはPythonで記述されており,全体で12,000行程度とコンパクトなツールに仕上がっています. 構文解析器 構文解析器は,最もポピュラーなコンパイラコンパイラLex-YaccのPython実装の
![Verilog HDLのデザイン解析・コード生成のためのPythonベースのオープンソースツールキットPyverilogをリリースしました - shtaxxx日記](https://cdn-ak-scissors.b.st-hatena.com/image/square/7f1849c06e69fad32062e2b3eac4099cae204413/height=288;version=1;width=512/http%3A%2F%2Fcdn-ak.f.st-hatena.com%2Fimages%2Ffotolife%2Fs%2Fsxhxtxa%2F20140101%2F20140101045641.png)