ZynqMP 向け Debian/Linux(v2019.1版) でFPGA クロックの周波数の変更に失敗する件 - Qiita
はじめに 筆者は次の記事で紹介したような Xilinx 製 SoC(通称 ZynqMP) を搭載した評価ボードに Debian/Linux をビルドして公開しています。 『Ultra96 向け Debian GNU/Linux(v2018.2版) の構築(イントロ編)』 @Qiita 『UltraZed 向け Debian GNU/Linux(v2018.2版) の構築(イントロ編)』 @Qiita 最近、Xilinx から v2019.1 版 がリリースされました。そこで現在、試験的に v2019.2版のビルドと動作確認を行っています。その際、FPGA のクロックの周波数を Linux から変更しようとするとエラーになる問題が発生しました。 この記事では、v2019.1 でFPGA のクロックの周波数を Linux から変更しようとするとエラーになる問題の経緯、原因、デバイスドライバの修
Diary/2019-2-2 - Miyo's Page
FPGAX Google@六本木にて． https://fpgax.connpass.com/event/115446/ FPGAXメモ 「TPUの最近の話」Google 佐藤さん TPU Pod - HPC-powered scalable all reduce distributed training Cloud TPU - https://cloud.google.com/tpu/ 実はいろんなHWがある．BigQuery architectureとかもある https://cloud.google.com/solutions/architecture/complex-event-processing https://cloud.google.com/blog/products/gcp/implementing-an-event-driven-architecture-on-serv
論理回路の高位合成について - Qiita
はじめに この記事ではFPGA等の論理回路の設計手法の一つのカテゴリーである「高位合成」について概略を説明したいと思います。ただし、筆者の知る限りでも高位合成についてはさまざまな立場の人が各時代の視点で色々なことを語っているので、この記事もそんな中の一つの解釈を述べてるだけととって頂き、他の資料等も参考にして興味を持っていただけると幸いです。 論理回路設計について まずWikipediaの英語の記事(日本語版はありませんでした)によると https://en.wikipedia.org/wiki/High-level_synthesis によると 「High-level synthesis (HLS), sometimes referred to as C synthesis, electronic system-level (ESL) synthesis, algorithmic syn
APSで連載しているRISC-V入門全8回がすべて公開されました - FPGA開発日記
今年の初めくらいからAPSさんにRISC-Vの記事を寄稿していたのですが、全8回分が今回すべて公開されました。 www.aps-web.jp APSさんでの連載はこれにて終了になります。 今年の2月から1か月に1本ずつ、合計8回分投稿させていただきました。 もともと入門者向けということであまりハードウェアの細かいところには触れず、使い方の部分に軽く触れるように説明しました。 あまり詳細なところには触れることはできませんでしたが、RISC-Vを始めたい人のイントロダクションにできればと思います。 www.aps-web.jp www.aps-web.jp www.aps-web.jp www.aps-web.jp www.aps-web.jp www.aps-web.jp www.aps-web.jp www.aps-web.jp
なひたふJTAG日記
突然ではありますが、明後日の日曜日にベルサール秋葉原にて『未踏会議2024』という展示会が行われます。 特殊電子回路は、そのイベントの中で「MITOUJTAG 20年の軌跡」と題した展示をさせていただきます。 思い返せば特殊電子回路は、2003年の未踏ソフトウェア創造事業で開発された「包括的JTAGサポートソフトウェアMITOUJTAG」を販売するために設立されました。 早いもので、MITOUJTAGを販売開始してから20年経ちました。 その間にいろいろなことがありました。 いまさら古巣である「未踏」事業の展示会で、ソフトの営業をしたり、機能や新規性がどうという展示をするつもりはありません。 本展示会では、どのようにして一人の零細企業として生き延びてきたか、どのようにしてピンチを乗り越えてきたか、といった極小零細企業の泥臭い、自転車操業的な面に焦点を当てた展示をする予定です。 これから自作
FPGAを使ってみよう——FPGAブレークアウトボード「Fipsy」｜fabcross
Fipsyは、Lattice Semiconductorsの「LCMXO2-256HC-4SG32C」を搭載し、初心者でもブレッドボード上でFPGAのプロジェクトが開発できることをねらったブレークアウトボードだ。 使用するLCMXO2-256HC-4SG32Cは、論理素子数256、ロジックブロック32、2Kb RAMを備える安価で使いやすいFPGAだ。プログラミングは、SPI／I2C通信経由で行い、コンフィギュレーション用のフラッシュPROMを内蔵しているため、電源OFFでも設定は保存されるので外付けフラッシュは不要だ。また、基板上に動作確認用のLEDを設けているという。製造はAllied Component Worksによるものとしている。 また、Moco Makersのサイトにて、ゼロから始められるイントロダクションなどを用意する。 FipsyのFPGAは1つ10ドル（約1060円）で
「A Survey of FPGA Based Neural Network Accelerator」の邦訳
今回は2/17日にドワンゴさんで行われたFPGAXでの発表で紹介したサーベイ論文「A Survey of FPGA Based Neural Network Accelerator」の邦訳を掲載することにする。 稚拙ながら発表スライドも以下にあるので興味のある方はぜひ御覧ください。( ´∀｀) https://www.slideshare.net/leapmind/an-introduction-of-dnn-compression-technology-and-hardware-acceleration-on-fpga-88557866 A Survey of FPGA Based Neural Network Accelerator Kaiyuan Guo, Shulin Zeng, Jincheng Yu, Yu Wang, Huazhong Yang https://arxiv.o
PYNQ-Z1で始めるDeep Learning on FPGA入門（その1：購入からJupyter NotebookでLチカまで） - Studio Ousia Engineering Blog
こんにちは。エンジニアの戸塚です。 自分へのクリスマスプレゼントとして PYNQ-Z1 を買ったので、25％ルール第一弾は「Deep Learning on FPGA入門」的なことをしてみたいと思います。 【DISCLAIMER】スタート時点でFPGA素人です。Courseraでちょうど年末からFPGAコースを開講していたので併行して勉強中です。間違ったことを書いていたら必要に応じて訂正を入れていきます。有識者の皆様のご指摘を歓迎します。 1. 購入から起動まで 前日譚 情報収集 PYNQ 高位合成（HLS） 注文 起動の前に PYNQシステムmicroSDカードの準備 起動！ 2. Jupyter Notebookにアクセスする a) LAN経由でアクセス PYNQのJupyter Notebookのパスワード設定 b) LANケーブルでPCと直接接続 3. Jupyter Notebo
UltraZed 向け Debian GNU/Linux (v2017.3版) で Vivado-HLS を使って合成した回路を動かす - Qiita
UltraZed 向け Debian GNU/Linux (v2017.3版) で Vivado-HLS を使って合成した回路を動かすLinuxFPGAarm64zynqVivado はじめに 次の記事で UltraZed 向け Debian GNU/Linux (v2017.3版) の構築をしました。 「UltraZed 向け Debian GNU/Linux (v2017.3版) の構築(イントロ編)」@Qiita 「UltraZed 向け Debian GNU/Linux (v2017.3版) の構築(Boot Loader編)」@Qiita 「UltraZed 向け Debian GNU/Linux (v2017.3版) の構築(Linux Kernel編)」@Qiita 「UltraZed 向け Debian GNU/Linux (v2017.3版) の構築(Debian9 Ro
Computer Architecture 6th Editionの7章"Domain-Specific Architecture" を読む (7.3章 多層パーセプトロン、畳み込みニューラルネットワーク、再帰型ニューラルネットワーク) - FPGA開発日記
ヘネパタ第6版こと、"Computer Architecture 6th Edition" では、第7章でドメイン固有アーキテクチャの章が新設された。 これを機会に、しっかり読んでいこう。 Computer Architecture, Sixth Edition: A Quantitative Approach (The Morgan Kaufmann Series in Computer Architecture and Design) 作者: John L. Hennessy,David A. Patterson出版社/メーカー: Morgan Kaufmann発売日: 2017/12/07メディア: ペーパーバックこの商品を含むブログを見る 7.3章はがっつりディープニューラルネットワークの内容だ。今回は多層パーセプトロン、畳み込みニューラルネットワーク、再帰型ニューラルネットワーク
Zynqのベアメタルアプリケーションで画像をメモリに書き込む - 日曜技術者のメモ
Zynqでベアメタルアプリケーション(OSなし)を走らせる際 テスト入力として画像データをメモリ上に展開したくなる時がある。 その際GIMPを使えば簡単に画像データをソースコードに変換できるので blogに書いておく。 GIMP まず、GIMPをインストール&起動する。 そしてメモリに展開したい画像を開く 開いた後、ファイル→名前をつけてエクスポートを選ぶ、 そして、右下のエクスポートされた全ての画像から 「Cソースコードヘッダ」を選んで適当に名前をつけてエクスポートする。 (かなり大きなヘッダファイルが出力されるので開く時は注意！) 出力されたファイルを確認すると以下の様なコードが出力される。 static unsigned int width = 1024; static unsigned int height = 768; /* Call this macro repeatedly.
FPGAプログラミング大全 Xilinx編 - 秀和システム あなたの学びをサポート！
FPGAは、CPUを内蔵したことでユーザーが回路を自由にプログラミングする面白さがさらに広がりました。本書は、回路設計の基礎やCプログラミングを学んだ方を対象に、FPGAの基礎から応用まで（LチカからVivado HLSを使った高位合成まで）をステップバイステップで解説します。無償のVivado Design Suiteを使って、ハードウェア設計の基礎から、論理シミュレーションによる回路検証、実機検証までを説明。初学者の最高のバイブルです。 【サポートはこちら】→https://www.shuwasystem.co.jp/support/7980html/4753.html 準備編 第1章～第4章 第1章 無償ツールでここまでできる 1-1 無償化が一気に進んだXilinxの開発ツール 【1-1-1】 Xilinx FPGA向け開発ツール群「Vivado Design Suite」 【1-
Haskell on a Xilinx FPGA
CλaSH is a neat cross compiler from Haskell to VHDL, Verilog and SystemVerilog. Most examples were tested on an Altera FPGA (the DE0-Nano), and not Xilinx (the other major FPGA producer). This blog post demonstrates the procedure for getting Haskell code running on a Xilinx FPGA, which is as (relatively) straightforward as the Altera versions. Specifically, these instructions are for the Embedded
Project IceStorm - 5 Top Key Components, Features & Benefits
Current work focuses on further improving our timing analysis flow. How do I use the Fully Open Source iCE40 Flow? Synthesis for iCE40 FPGAs can be done with Yosys. Place-and-route can be done with arachne-pnr. Here is an example script for implementing and programming the rot example from arachne-pnr (this example targets the iCEstick development board): yosys -p "synth_ice40 -blif rot.blif" rot.
Fluentd、Memcached、IoT、ドローン、機械学習、映像解析――ソフトとハードを隔てる壁が壊れつつある今、ITエンジニアは現実的に何ができるようになるのか
これまでになく、ソフトウェアエンジニアの間でFPGA（Field Programmable Gate Array）への関心が高まっている。ドワンゴがニコニコ動画の配信向けにFPGAエンジニアを募集。バイドゥがディープラーニングの高速化にFPGAを導入。インテルがアルテラを買収。ザイリンクスがIBMと提携するなど、2015年はソフトウェアエンジニアの間でもFPGAの話題が多く聞かれた。 そこで、本企画では、FPGAベンダーであるザイリンクスの神保直弘氏、ソフトウェア開発者の立場でFPGAに取り組むイベント「FPGAエクストリーム・コンピューティング」を主宰する佐藤一憲氏、そしてブログサイト「FPGAの部屋」を書き続けてきた小野雅晃氏に集まってもらい、座談会を実施した。 「FPGAネイティブ世代」の登場により、ソフトウェアとハードウェアの間に在った壁が壊されようとしている現状をお伝えする。 （
XillinuxをつかってFPGA－ARMプロセッサのデータ通信をしよう - Qiita
1. はじめに 近年、FPGA＋CPUの協調処理による開発効率の向上や処理性能の向上に向けた動きが活発化しています。 そこで今回はFPGAとARMプロセッサが同時に積載してあるZynq上でLinuxを動作させ、 FPGAとARMプロセッサにおけるデータ通信をしてみたいと思います。 2. 準備 必要なモノ Windows PC(母艦PC) Zedboard (Zynq-7020搭載) SDカード 4GB micro USBケーブル イーサネットケーブル 母艦PCにインストールしておくべきソフトウェア Win32DiskImager SDにイメージの書き込みを行う Tera Term シリアル通信ができるものならばなんでもOK Xilinx ISE Design Suite 14.7 FPGAの回路の論理合成を行う 3. Xillinuxを使おう Zynq上ではLinux(Ubuntu)を動作
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
Publications | stuffedcow
Forth on Nandland Go Board
Amazon.co.jp: FPGAパソコンZYBOで作るLinux I/Oミニコンピュータ (基板付ではありません) (トライアルシリーズ): 岩田利王, 横溝憲治: 本
FPGAの部屋 Vivado HLS 2014.4 でAXI4-Stream版ラプラシアンフィルタIP を作製する2（C++シミュレーション、高位合成）