米Apple、ラスベガスでApple Special Eventを開催 ~「Final Cut Studio 2」などプロ向け製品を発表 4月15日 開催 会場:Venetian Hotel(ラスベガス) 米Appleは15日(現地時間)、16日から開催されるNAB 2007に先だって「Apple Special Event」を開催した。 イベント開催直前の12日には次期OSである「Leopard」の発売延期を正式に発表、またクアッドコアXeonを2基搭載する8コアのMac Proをプロ向けハイエンド製品としてラインアップに追加したばかりとあって、そのイベント内容が注目されていたが、ビデオ製作用アプリケーションスイート「Final Cut Studio 2」とサーバアプリケーション「Final Cut Server」の2製品の発表が行なわれた。 今回のApple Special Event
発表会では、東京大学 情報理工学系研究科の平木敬教授が、同プロジェクトの概要、新しく開発したプロセッサなどの説明を行なった。 今回発表されたGRAPE-DRプロセッサは、できる限り機能を絞って小型化したというコプロセッサを512コア搭載し、動作周波数500MHzで512G FLOPSの演算性能を1チップで実現。1チップで512コア、512G FLOPSは世界最高を達成し、また、消費電力は最大60W、アイドル時30Wで、こちらも汎用プロセッサとして演算速度当たり世界最低だという。 プロセッサは16の演算ブロック、共有メモリ、PLL(Phase Locked Loop)などの各モジュールで構成されたシンプルな構造。演算ブロックに32コアを内蔵し、32×16の512コアとなっている。1つのコアはレジスタ、加算(FADD)、乗算(FMUL)など、演算に必要な回路のみに切り詰めたという。演算の実行は
8月20日(現地時間)発表 米Tileraは20日(現地時間)、64基のコアを内蔵したCPU「TILE64」を発表した。すでに一部の顧客に向け出荷済みで、1万個ロット時の価格は435ドル。 Tileraは、マサチューセッツ工科大学(MIT)のAnant Agarwal教授らの研究を商業化する目的で2004年に設立された会社。 今回発表されたTILE64は、L1およびL2キャッシュを内蔵した汎用プロセッサコアを64基内蔵。それぞれのコアは8×8の格子状に並べられており、各コアは「iMesh」(Intelligent Mesh)と呼ばれる通信スイッチを通して接続。これにより、コア間の通信におけるレイテンシを削減している。 動作周波数は600MHz~900MHzで、コアあたりの消費電力は170~300mW。各コアはそれぞれ独立してLinuxなどのOSを走らせたり、複数のコアをまとめてマルチスレッ
さて、今回取り上げるのは、シグマSD10である。すでに那和秀峻氏が2004年2月2日の最新デジカメレビューで取り上げているし、ニコンD70やキヤノンEOS-1D MarkIIの発売で盛り上がっているこの時期になんでSD10、と思われる人も多いだろう。 その最大の理由は「桜」だ。ボクは毎年、旬のデジタルカメラで桜を撮影しているのだが、なかなか思うような桜の写真を撮れず、いつも敗北感というか、自己嫌悪に襲われていた。 桜や梅の美しさは、まだ葉っぱも生えていない樹の枝に小さな花が密集して咲き誇り、まるで綿菓子みたいにフワッと白く浮かび上がっている姿だ。しかし、年々、デジタルカメラの画素数がアップしてきて、細部描写力が向上してきているにもかかわらず、桜並木を撮影するとどうにも解像感が不足し、細部がモヤッと不鮮明なのが不満だ。 この不満は、レンズ交換式デジタル一眼レフに高価なワイドズームを付けてしっ
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く