はじめに Xilinx 社の ZYNQ において、PL(Programmable Logic)から PS(Processing System)へメモリアクセスする際、ACP(Accelerator Coherency Port)を使うと、ハードウェアによって CPU キャッシュとメインメモリとのコヒーレンシが保証されます。しかし、この ACP を有効に使うには AxCACHE 信号と AxUSER 信号に適切な値を入力しなければなりません。この記事では ACP を使う際の AxCACHE 信号と AxUSER 信号に関して説明します。 結論から先に言うと、AxUSER[0]=1、AxCACHE[3:0]=1111 または 1110 を入力するのが良いでしょう。 ブロック図 次図にZynq-7000 の PS の ACP 周りのブロック図を示します。 Fig.1 Zynq-7000 PS B
![Zynq の ACP を使う時の AxCACHE 信号とAxUSER 信号の値 - Qiita](https://cdn-ak-scissors.b.st-hatena.com/image/square/34925083f1ff8d65b5d9925fbae383aac5c2b8c7/height=288;version=1;width=512/https%3A%2F%2Fqiita-user-contents.imgix.net%2Fhttps%253A%252F%252Fcdn.qiita.com%252Fassets%252Fpublic%252Farticle-ogp-background-412672c5f0600ab9a64263b751f1bc81.png%3Fixlib%3Drb-4.0.0%26w%3D1200%26mark64%3DaHR0cHM6Ly9xaWl0YS11c2VyLWNvbnRlbnRzLmltZ2l4Lm5ldC9-dGV4dD9peGxpYj1yYi00LjAuMCZ3PTk3MiZoPTM3OCZ0eHQ9WnlucSUyMCVFMyU4MSVBRSUyMEFDUCUyMCVFMyU4MiU5MiVFNCVCRCVCRiVFMyU4MSU4NiVFNiU5OSU4MiVFMyU4MSVBRSUyMEF4Q0FDSEUlMjAlRTQlQkYlQTElRTUlOEYlQjclRTMlODElQThBeFVTRVIlMjAlRTQlQkYlQTElRTUlOEYlQjclRTMlODElQUUlRTUlODAlQTQmdHh0LWFsaWduPWxlZnQlMkN0b3AmdHh0LWNvbG9yPSUyMzIxMjEyMSZ0eHQtZm9udD1IaXJhZ2lubyUyMFNhbnMlMjBXNiZ0eHQtc2l6ZT01NiZzPTYwZDljNzg4OGMyMDk0NDIwNjQ2N2MzN2UyMjE3NjVl%26mark-x%3D142%26mark-y%3D57%26blend64%3DaHR0cHM6Ly9xaWl0YS11c2VyLWNvbnRlbnRzLmltZ2l4Lm5ldC9-dGV4dD9peGxpYj1yYi00LjAuMCZoPTc2Jnc9NzcwJnR4dD0lNDBpa3d6bSZ0eHQtY29sb3I9JTIzMjEyMTIxJnR4dC1mb250PUhpcmFnaW5vJTIwU2FucyUyMFc2JnR4dC1zaXplPTM2JnR4dC1hbGlnbj1sZWZ0JTJDdG9wJnM9OGE2ZTZlMTc2ZTY0ZGM2ZWVlYjJkMTBhZWFkNjkwMjQ%26blend-x%3D142%26blend-y%3D486%26blend-mode%3Dnormal%26s%3Def3c97c95ed6f4e8caa71e3c6619bd1a)