今回のIDFで次世代マイクロアーキテクチャである「Sandy Bridge」の詳細がはっきりした。セッションの内容などを元にSandy Bridgeの詳細を見ていくことにしよう。 Sandy Bridgeは、Nehalemマイクロアーキテクチャの後継にあたるが、同一ダイ上にGPUを搭載しているなど大きく構成が違う。Nehalem系でも同一パッケージ上にGPUを搭載していたが、別ダイであり、単にメモリを共有していただけにすぎなかった。 図01は、Sandy Bridge全体のブロックダイアグラムである。これを見ると、キャッシュ(LLC: Last Level Cache)とSystem Agent、そしてGPUがリングバスで接続されている。このリングバス接続が、Sandy Bridgeのポイントであり、その名前の由来につながるという。この構成は、CPUコアの増減に柔軟に対応可能という特徴があ
既報の通り、IDF Fall 2010の基調講演ではSandy Bridgeが大々的に取り上げられた。実際基調講演の後にはIntelのサイトでウェハ(Photo01)やダイ(Photo02)、パッケージ写真(Photo03)が掲載されたし、Technical Sessionではかなり細かな内部アーキテクチャのレベルまで語られた。ということで、まずはSandy Bridgeの内容解説を行ないたいと思う。 Photo01: ダイサイズだが、以前同様に写真から計算してみたところ、21.4mm×10.4mmで、222.6平方mmという計算になった。もっともダイシングの切り代を考えると、20.4mm×9.4mmの191.8平方mm程度という試算も可能で、概ねこの間(多分200平方mmよりちょっと大きいくらい)が実際のダイサイズではないかと思われる。ちなみに有効そうなダイの数を数えると279個となった
スーパースカラーとアウトオブオーダーはセットの技術 スーパースカラーの次に紹介する技術が、アウトオブオーダーである。アウトオブオーダーはスーパースカラーを前提とした技術である。アウトオブオーダーなしのスーパースカラーはあるが、スーパースカラーなしのアウトオブオーダーはありえない(というか意味がない)ので、現実問題としてスーパースカラーが前提の技術、と考えてよいだろう。 アウトオブオーダーの言葉の意味は「乱れる、狂う、故障する」で、米国では故障した自動販売機とかに「Out of order」とか張り紙がしてあったりする。もちろんここで扱うのは別の意味。「乱れる、狂う」に近いが、ようするに「命令の実行順序を変えてしまう」ものだ。こう書くと、「では前回の命令の並び替えと何が違うのか?」と聞かれそうだが、実は「半分は」同じものである。 アウトオブオーダーは上に書いたとおり、「与えられた命令を一度展
今回はちょっとパイプラインから離れて、「SuperScalar」(スーパースカラー/スーパースケーラとも呼ばれる)の話をご紹介したい。 スーパースカラーの基本とは スーパースカラーという語源は、もともとはスカラーとベクトルという2種類の命令の処理方式に起因する。スカラー型というのは、要するに「普通の」CPUデータ方式で、x86命令のほとんどがこれにあたる。強いて分類すれば「SISD」(Single Instruction Single Data)に相当するもので、原理的にはひとつの命令でひとつのデータを操作するものである(2つとか3つなどの場合もたまにはあるが)。 これに対抗する概念がベクトル型で、身近な例で言えば、MMXから連なる「SIMD」(Single Instruction Multi Data)に分類されるものがそれにあたる。こちらはひとつの命令で複数個のデータを扱えるものを指す
IDF 2010の目玉のひとつは、次世代マイクロアーキテクチャーの「Sandy Bridge」だ。今回は細かいセッションの情報から、Sandy Bridgeの概要をお届けする。 Sandy Bridgeの4大特徴とは? Sandy Bridgeの特徴を簡単にまとめると以下のようになる。 グラフィックスプロセッサー(以下GPU)をCPUダイに統合し、CPUコアとGPUでキャッシュを共有させて、より効率的な実行を可能にしたこと。 256bit幅のSIMD演算命令である「AVX」を装備していること。 ビデオエンコードなどのアクセラレーターを装備して、特定の処理に関して高速化していること。 ターボ・ブーストが強化され、より高いクロックでの実行が可能なこと。 図1はSandy Bridgeのブロック図だ。Sandy Bridgeの内部は大きく4つに分けられる。CPUコア、LLC(Last Level
8月22日から24日にかけてスタンフォード大学で開催されたHot Chips 22において、中国科学技術院のWeiwu Hu教授が「GS464V」と呼ぶ512ビットのベクトルエンジンを持つプロセサを発表した。 GS464Vプロセサについて発表するWeiwu Hu教授 中国は2006年から2020年にかけて16の主要分野にそれぞれ50〜100億ドルを投入して開発を行うという国家計画を遂行しており、その中でもCPU and OSは第1位の重要性をもつ分野であるという。なお、第2位はVLSIプロセステクノロジで、それ以外の主要分野としては、核融合炉、大型航空機、水質汚染のコントロールと水処理、有人月探検などが入っている。 GS464VのGSはGodsonの略で、Godsonプロセサは2002年のGodson-1から開発が始められ、2008年にはGodson-2Fプロセサが商用化されている。そして
「Sandy Bridge」のCPUコアが“整然と”並ぶ理由とは:Intel Developer Forum 2010(1/3 ページ) 米Intelが主催する開発者カンファレンス「Intel Developer Forum 2010」(IDF 2010)が米国はカリフォルニア州サンフランシスコで9月13日(現地時間)より3日間の日程でスタートした。初日には米Intel社長 兼 CEOのポール・オッテリーニ氏による近況の総括と、米Intel Architecture Group(IAG)担当ジェネラルマネージャーのダディ・パルムッター氏による「Sandy Bridge」のプラットフォームプレビューが行われた。 IDF 2010の第一報は、このSandy Bridgeにフォーカスして、明らかになった概要を紹介する。 主役はやっぱり「Sandy Bridge」 IntelのCPU開発スケジュー
CPUの性能発揮を阻害する「パイプラインストール」 前回に続き、今回もCPUのパイプライン処理について解説する。前回の最後では、「パイプライン段数を無闇に増やしても問題」という話をした。理由のひとつは消費電力だが、これはまた別の話になるので、今回はもうひとつの理由である「パイプラインストール」と「パイプラインハザード」の方を取り上げてみたい。 この2つは時々混同されることもあるが、基本的には別の要因で発生する問題であり、対応方法もちょっと異なる。まず前提として図1のようなケースを考えてみる。パイプライン段数は10段となっているため(昨今のx86プロセッサーから言えば短め)、例えば15個の命令を処理するのに要する時間は、合計24サイクルを要する計算だ。 まずパイプラインストールだが、これはパイプラインが「止まる」(Stall)することを示す。よくありがちなのは、Data Fetchだ。これは
本連載も前回までで、x86系に関しては一応、CPUからGPU、チップセットの各ジャンルについてロードマップを解説し終えた。「さて次に何をやりましょうか?」と編集氏と相談の結果、CPUの内部アーキテクチャーの進化について、これもロードマップ的に紹介することにした。 多彩なアーキテクチャーの進化は相互に関連している さて、「CPUアーキテクチャーの進化」と一口に言っても、方法論が山ほどあったりする。PC向けのx86 CPUに限って大雑把に分類し、ざっと書き並べても、これくらいの技術が進化の中で採用されている。 命令セット自体の進化 CISC命令の多様化、CISC→RISCの変遷とRISC→CISCへのゆり戻し、ベクトル命令とSIMD/MIMDの進化、VLIW(Very Long Instruction Word)の実用化、MicroOp、コードモーフィング CPU処理ユニットの進化 パイプライ
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く