前回も掲載したEDO DRAMの図2と見比べればわかるが、SDRAMでは「RAS/CAS」の信号線が必要ない。EDO DRAMまでは、アドレスがどのタイミングで送られるかを判断するために、RAS/CASを独立した信号線として必要だった。 SDRAMではクロック信号の立ち上がりでアドレスが送られる仕組みになっているので、RASやCASといった信号線でタイミングを取る必要がなくなった。これによるメリットは2つある。まずメモリーコントローラーの側のメリットとして、DRAMのタイミングに合わせて細かく信号線の上げ下げをする必要がなくなったことが挙げられる。 ちょっと込み入った話になるが、CPUのみならず、チップセットやそのほかの周辺回路を含む大規模なロジック回路は、「同期回路」と呼ばれる方式で設計されるのが普通だ。これはクロック信号に合わせてロジック回路の中の細かいブロックが動作し、ブロック間でデ
![今さら聞けないメモリーの基礎知識 SDRAM~DDR3編 (1/4)](https://cdn-ak-scissors.b.st-hatena.com/image/square/f83fcc47ed06e5e82cee4c9d431f0b3be1a9599e/height=288;version=1;width=512/https%3A%2F%2Fascii.jp%2Fimg%2F2009%2F05%2F22%2F1512055%2Fl%2Ffd3d628809c6b5cb.png%3F20200122)