●L2キャッシュまでを含んだCPUコアブロック Intelは、4月2～3日にかけて中国上海で開催されている技術カンファレンス「Intel Developer Forum(IDF)」において、次期CPUマイクロアーキテクチャ「Nehalem(ネハーレン)」の概要を発表した。 Nehalemは一言で説明すると、現在のCore Microarchitecture(Core MA)の骨格に、新たにSMT(Simultaneous Multi-Threading)や3階層のキャッシュ、階層化したTranslation Lookaside Buffer (TLB)や分岐予測ユニットを始め、さまざまな機能を加えることでCPUコアのパフォーマンスアップを図ったCPUだ。加えて、高速インターコネクト「QuickPath Interconnect(QPI)」とDDR3 DRAMインターフェイスを実装し、システ

●IntelのCPU設計センターに新たに加わったバンガロール 先週、サンフランシスコで開催されたISSCCで、Intelは6コアのXeonファミリである「Xeon 7400シリーズ (Dunnington:ダニングトン)」の回路設計の詳細を発表した。DunningtonはMPサーバー向けのハイエンドCPUだ。ISSCCで発表を行なったIntelのRavishankar Kuppuswamy氏は、DunningtonはインドのBangalore(バンガロール)にあるIntelの設計センターが完成させたCPUであることを誇らしげに発表した。Intelにとって、新たなx86 CPU設計センターが産声を上げたことになる。 IntelのPC&サーバー向けCPUは、いくつかの開発拠点で設計されている。まず、Digital Enterprise Groupの米オレゴン州ヒルズボロ(Hillsboro)の

●Larrabeeは将来のIntelメインストリームCPUの先駆け Intelにとって「Larrabee(ララビ)」の重要性は、Larrabeeという製品自体にあるのではない。Larrabeeが、Intelの今後のCPUのアーキテクチャの方向性を示している点にある。Larrabeeの核の部分は、x86の新しい命令拡張である「Larrabee新命令(Larrabee New Instructions:LNI)」と、CPUコアネットワークだ。そして、こうしたLarrabeeの核の部分は、Intelの将来のメインストリームCPUの技術の先駆けとなっている。 なぜなら、PC&サーバー向けのメインストリームのCPUも、この先は、「データレベルの並列性(DLP:Data-Level Parallelism)」と「スレッドレベルの並列性(TLP:Thread-Level Parallelism)」を高め

NVIDIAは、DirectX 10世代の最初のGPU「GeForce 8800(G80)」を設計するに当たって、ベースアーキテクチャを、GPUコンピューティング(GPU上での汎用コンピューティング)にも向いたものにすることを決定した。そのために、プロセッサ業界から、データ並列型の汎用コンピュータのアーキテクトを迎えることにした。白羽の矢が当たったのはJohn Nickolls氏(現Director of Architecture, Nvidia)だ。 Nickolls氏は、超並列のSIMD(Single Instruction, Multiple Data)型スーパーコンピュータ「MasPar Computer」のアーキテクトとして知られていた。MasParは、当時としては“低価格”の並列スーパーコンピュータとして知られたマシンで、膨大な並列性を備えていた。例えば、「MasPar MP-

●DirectX10世代で初のメジャーアップデートアーキテクチャ DirectX10世代GPU戦争の第2フェイズが幕を開けた。AMDの旧ATI Technologies部門であるGraphics Products Groupは、ハイエンドクラスのプロセッサパフォーマンスを、ミッドレンジGPUクラスの価格で提供する「ATI Radeon HD 4800(RV770)」ファミリをリリース。また、RV770コアを2個使ったハイエンドGPU「R700」の発売も予告した。AMDは、GPGPU(GPUの汎用コンピューティング利用)向けの製品ブランド「FireStream」にもRV770コアを投入する見込みで、NVIDIAのGeForce GTX 200(GT200)系列と真っ向からぶつかり合う。 AMDとNVIDIAの両社とも昨年(2007年)の年末商戦向けGPUラインナップは、従来アーキテクチャの微

●倍精度浮動小数点演算の4つのポイント NVIDIAは、CUDAとG80アーキテクチャによって、ハイパフォーマンスコンピューティング(HPC)である程度の成功の足がかりを掴んだ。そうしたNVIDIAにとって、倍精度浮動小数点演算のサポートは、欠かせない要素だ。HPCのアプリケーションでは、倍精度が必要となる局面があるからだ。GPUコンピューティング向けのTesla製品では、倍精度演算はカギとなると言ってもいい。「これまでも、倍精度の壁によって移植できなかったアプリケーションがかなりあった」とNVIDIAは必要性を強調する。 問題は、現状のリアルタイムグラフィックスでは、単精度(32-bit)までの浮動小数点演算しか必要とされないこと。そのため、これまでのGPUは単精度演算ユニットしか実装しておらず、GPUでの倍精度演算のサポートには、いくつかのポイントと疑問点がある。 (1)IEEE 75

●Nehalemで拡張されなかった要素がx86 CPUの重荷部分 Intelの次期CPU「Nehalem(ネハーレン)」は、極めて強力なマイクロアーキテクチャだが、同時にx86 CPUの抱える弱点も浮き彫りにしている。複雑なx86命令の実行にともなう問題の多くは、解決されないまま残されたからだ。現在のCPUにとって最も重要な電力効率の向上を目指すと、x86命令の複雑性を解決することが難しいからだという。Nehalemは、それ以外の、より効率的にパフォーマンスをアップできる部分にフォーカスしているように見える。 Nehalemではパフォーマンスが上がっても、それ以上にコスト(トランジスタ&電力)が上がるフィーチャは実装しなかったとIntelは説明している。「Nehalemでは、1%電力消費がアップするなら、少なくとも1%のパフォーマンスアップが得られることが原則だ。パフォーマンスが増すものの

●CPUの中で電力を食う命令デコーダ Nehalemマイクロアーキテクチャには、Intelの今後のCPUの発展の方向性が見て取れる。それは、プログラムの中のホットコード、つまり、頻繁に実行される部分だけを、ボトルネックを避けて、CPUのより深くにキャッシュして、実行を高速化する方向だ。実際、Nehalemマイクロアーキテクチャを見ると、実質的なキャッシュであるループストリームのバッファなどが、CPUの実行エンジンにより近いところに配置され、非常に階層化されたキャッシュ構造になっていることがわかる。そして、これはx86 CPUの場合、自然な進化の流れでもある。 x86 CPUにとって最大の重荷は命令デコーダ(Instruction Decoder)だ。可変長で命令フォーマットが複雑なx86命令のフェッチからデコードにかけては、処理が難しくロジックが複雑になる。そのため、命令デコーダのコスト(

●Nehalem CPUコア自体の拡張はインクリメンタル Intelが今年(2008年)第4四半期に投入するのが、次期CPUマイクロアーキテクチャ「Nehalem(ネハーレン)」だ。Intelは、4月2～3日に中国上海で開催した技術カンファレンス「Intel Developer Forum(IDF)」で、Nehalemのマイクロアーキテクチャの概要を明らかにした。そこで見えてきたのは、現在のCore Microarchitecture(Core MA)の電力効率を維持しながら、ハイエンドシステム向けにパフォーマンスの上限を高めたマイクロアーキテクチャだった。 Nehalemは、完全に新しいマイクロアーキテクチャというわけではない。現行のCore MAをベースに拡張している。それも、Core MAの骨格部分には、ほとんど手を付けずに継承している。言い換えれば、それだけCore MAの高い電力

【写真01】あまりに入り口の脇過ぎて、むしろ目にとまってないのではないかという立地。あまり見る人も居ないまま、ぐるぐると回り続けるのを、警備員が仕方なさそうに監視しているのは、むしろ哀愁を誘うものがあった 会期：4月14日～18日(米国時間) 会場：米国サンノゼ McEnery Convention Center さて、やっとESC SVの展示物の話をすることができる。まずは比較的興味あるであろう、x86系プロセッサの話をしてみたい。会場には「4つ」のx86プロセッサベンダーがすべてブースを設けると共に、これらのCPUを使ったボードを出展しているベンダーも多いため、至る所にx86プロセッサが溢れているという構図は変わらない。ただ、PC向けではなくEmbedded向けだから、多少展示される内容は通常と異なることになる。それらの動向をベンダー別にご紹介したい。 ●Intel ～広告の割にやる気

●LPIA CPUがPC市場を侵食するシナリオ IntelのPC向けCPU事業にとって最大の敵は「ムーアの法則」だ。なぜなら、PC CPUは、ムーアの法則に逆襲されつつあり、もしかすると、ムーアの法則によってビジネスがひっくり返されるかもしれないからだ。具体的には、高性能かつ高価格のPC向けCPU系列の出荷量が減り、低性能だが低価格のローパワーCPU系列(現在のブランドはAtom)がPC市場に浸透して行く可能性がある。これは、IntelだけでなくAMDも含めた、PC向けCPU全体が直面している分岐点だ。 Intelは、新設計のLPIA(Low Power Intel Architecture)CPUである「Atomプロセッサ」を、携帯機器だけでなく、ローコストPCセグメント向けにも投入した。携帯機器向けのコードネームが「Silverthorne(シルバーソーン)」で、ローコストPC向けが「

「Rock」(開発コード名)のチップ写真。4億1,000万個のトランジスタを集積した。チップ面積は396平方mm。製造技術は65nmのCMOSプロセス、11層金属配線。チップの中央にクロスバースイッチ(写真での表記はData Switch)、その上下に2次キャッシュ(写真での表記はL2 data)を配置した。なお2次キャッシュの隣にMCUとあるブロックは、メモリコントロールユニット カンファレンス会期：2月4日～6日(現地時間) 会場：米国カリフォルニア州サンフランシスコ市 半導体回路技術に関する世界最大の国際会議「ISSCC 2008」のメインイベントであるカンファレンスが、2月4日(米国時間)午前に始まった。 4日の朝はカンファレンスの開催に先立ち「Formal Opening of the Conference」と題した15分ほどのセッションがあり、ISSCC 2008の概要をISS

会期：1月28日～30日(現地時間) 会場：Desert Springs, A JW Marriott Resort & Spa, Palm Desert ●スマートフォンでPC上のデスクトップ環境を利用する「PCMobilizr」 Rove Mobileがデモを行なった「PCMobilizr」は、BlackBerryやWindows Mobileが動作している携帯電話から、PCのデスクトップ環境をそのまま利用することができるリモートデスクトップソフトウェアだ。インターネット経由での接続となるが、IPアドレスやファイアウォールの再構成などを必要とせず、かつWindows PCのすべての機能を利用できる点をアピールしている。 ユーザーはまず、PC側に専用のソフトウェアをインストール。携帯電話からクライアントアプリケーションを起動し、ユーザー認証を通すだけで、専用ソフトウェアをインストールした

Intelは、“ターボモード”をCPUに実装し、CPU内外のさまざまな条件の変化に応じてCPUコア単位でパフォーマンスをブーストする。それによって、システムの冷却能力の枠内で、効率的にパフォーマンスを高める方向へと進もうとしている。イスラエルのハイファ(Haifa)にある開発施設「Haifa Design Centre(ハイファデザインセンター)」では、ターボモードの広汎な適用を研究している。そして、ターボモード技術は同センターの開発したCPUだけでなく、Intel CPU全体で適用されると見られる。 Intelは、ハイファデザインセンターで、ターボモードのビジョンの説明を行なった。ハイファデザインセンターを担当するIntelのRon Friedman(ロン・フリードマン)氏(Vice President, General Manager, Mobile Microprocessors G

●北イスラエルに位置するIntelの設計センター Intelは、イスラエル北部の都市ハイファ(Haifa)にある開発施設「Haifa Design Centre(ハイファデザインセンター)」で、同センターのCPU開発の基本戦略を説明した。同デザインセンターは、IntelのMobility Groupの元で、多くのモバイル向けCPUを開発してきた。その中には、「0.25μm版MMX Pentium(Tillamook:ティラムーク)」「Pentium M(Baniasバニアス/Dothanドタン)」「Core Duo(Yonah:ヨナ)」、「Core Microarchitecture(Core MA)」が含まれる。また、2010年の次々世代マイクロアーキテクチャ「Sandy Bridge(サンディブリッジ)」も、ここで開発されているという。 ハイファデザインセンターのCPU開発の焦点は、消

●マルチGPU化でのコスト削減の効果が大きいRadeon HD 3870 X2(R680) AMDは、GPUのマルチダイ(半導体本体)化へと向かい始めた。AMDの新しいハイエンド向け製品「Radeon HD 3870 X2(R680)」は、ミッドレンジGPU「Radeon HD 3800(RV670)」を2個、オンボードでCrossFire構成にしたものだ。これだけなら、これまでにもあったマルチGPUカードに過ぎない。しかし、その先の「R700」では、より密接なデュアルダイGPU化が行なわれると予測される。 AMDがデュアルダイへと向かう理由は、大きく2つある。1つはコスト削減のため。巨大なダイサイズ(半導体本体の面積)のハイエンドGPUを作る代わりに、中程度のダイサイズのGPU 2個でハイエンドGPUを構成する。そうすれば、ハイエンドGPUをずっと低コストに作ることができるようになる。も

●CPUのデュアル化と似て非なるGPUのデュアル化 AMDによって、ディスクリートGPUのアーキテクチャの転換点が見えてきた。同社が投入する、次のハイエンド向け製品「Radeon HD 3870 X2(R680)」と、その先の「R700」は、GPUの今後の技術トレンドを示している。それは、GPUのデュアルダイ化だ。 今後、AMDのハイエンドGPUは、複数の中程度のサイズのダイ(半導体本体)で構成されるように変わって行くだろう。その先駆けが、デュアルのRadeon HD 3800(RV670)チップを1ボードに搭載したR680で、本格的なデュアルダイGPUが実現されるのがR700世代になると予想される。AMDは、FUSIONによってCPUとGPUを統合するが、その一方で、ディスクリートGPUにもアグレッシブな改革をもたらそうとしている。 GPUの“デュアル化”は、CPUの“デュアル化”と似通

■後藤弘茂のWeekly海外ニュース■ 2008年中に95%をデュアルコアにする Intel CPUロードマップの秘密 ●1世代2年毎に下にスライドするマルチコアCPU Intel CPUの2008年ロードマップでは、デュアルコア化がさらに進展する。Celeronブランドでデュアルコアを投入することで、全デスクトップCPUのうち95%近くがデュアルコアまたはクアッドコアCPUへと移行する。 Intel CPUのデュアルコア化が急進展している理由は明瞭だ。それはデュアルコアのダイサイズ(半導体本体の面積)が、45nmプロセスではバリューCPUのレンジに入るからだ。そして32nmプロセスではクアッドコアがメインストリームCPUのダイサイズになり、22nmでは計算上はオクタ(8)コアがメインストリームクラスになる。もっとも、実際の製品としてはGPU統合版のデュアルコアCPUがメインストリームから

●FB-DIMM2インターフェイスでDDR3 RDIMMをサポート IntelはMP(Multi-Processor)プラットフォームのCPUに、FB(Fully Buffered)-DIMM2インターフェイスを統合する。DDR3インターフェイスを統合するUP(Uni-Processor)/DP(Dual-Processor)向けNehalemとは、メモリコントローラ自体が異なる。FB-DIMM2インターフェイスは、DDR3をサポートする第2世代のFB-DIMMのためのインターフェイスだ。 しかし、少なくともIA-32系の「Nehalem-EX(ネハーレンEX)=Beckton(ベックトン)」では、FB-DIMM2自体は使わない。Intelは、FB-DIMM2(FBD2)インターフェイスをDDR3インターフェイスに変換するメモリバッファチップを、オンマザーボードで使うことで、DDR3のRe

●MPサーバーCPUを強化しつつあるIntel Intelは、IA-32系のMP(Multi-Processor)サーバーCPUに力を入れ始めている。IntelのサーバーCPU全体のロードマップを見ると、明瞭にその傾向を見て取ることができる。Intelは現在、デスクトップPC、モバイルPC、ボリュームサーバーの3分野に対しては、ほぼ同じ設計のCPUを使っている。それに対して、今後のMPサーバーCPUは、PC&ボリュームサーバー向けCPUとは、大きく設計を変え、CPUコア数を倍増した製品を投入して行く。 以前のXeon MP系CPUは、PC&ボリュームサーバー向けCPUそのままか、オンダイでL3キャッシュを加えただけのCPUだった。しかし、昨年(2006年)のNetBurst系MP CPU「Dual-Core Xeon 71xx(Tulsa:タルサ)」では、CPU設計を大きく変え、ネイティブ