当社は、20nm世代以降の超低消費電力・高性能LSIの実現に向け、トランジスタ構造の有力候補として検討されている立体構造トランジスタの「ナノワイヤトランジスタ」において、歪み印加技術によってオン電流を従来比58%向上できることを実証しました。本成果は、12月6日から米国・サンフランシスコで開催される半導体デバイスに関する国際学会「IEDM 2010」で、8日(現地時間)に発表します。 ナノワイヤトランジスタ(図1参照)は、トランジスタのチャネル部がナノメートル級の細いワイヤ形状のシリコンからなるトランジスタ(MOSFET)です。細線状のチャネルをゲートが取り囲む構造のためにゲートによる制御性能が向上して、短チャネル効果によるオフ時リーク電流の大幅な抑制が可能です。一方で、ナノワイヤトランジスタはオン電流が低く、当社はオン電流を向上させるための技術を開発しており、今年6月にはゲート側壁加工の