素人がGoogle TPUを作ってみる～アーキテクチャ考察編～目標 Google TPUの思想を理解するためにTPU likeシストリックアレイを構成することでなぜTPUがDNNを回す効率が良いかを理解するのが目標。 読む方もニューラルネットワーク（全結合、CNN)がわかっていればなんとなく理解できれば良いな。。と思ってます。 記事はアーキテクチャ編と設計編に分け、本アーキテクチャ編ではTPUの動作などを考察する。 設計編ではVerilogでシストリックアレイ部のみ記述してみる予定。ただPE部は資料がないので筆者の妄想。 ほぼ構成要素としては前記事のなんちゃってCPUと同じだと思う。 素人が作る超基本CPU@Verilog w/Vivado https://qiita.com/arutema47/items/40dc748e349c30d7194a 今回考えるのはTPUv1 ISCA2017で論文発表され、詳細なアーキテクチャが公開されている。 TP
