NVDLAのConvolution DMAが実行する畳み込みの手順の解析 - FPGA開発日記
NVDLAというか、畳み込み演算をどのようにハードウェアで実現するかということをさらに掘り下げている。 NVDLA : Unit Description Unit Description — NVDLA Documentation NVDLAのConvolution DMAは、以下のような画像に対して入力画像とカーネルを畳み込むことを考える。ここではチャネルについては無視している。 上記の図における、各パラメータは以下の通りである。 Top Padding(TP) : 画像データに対して上部に何ピクセルパディングを入れるか。 Bottom Padding(BP) : 画像データに対して下部に何ピクセルパディングを入れるか。 Left Padding(LP) : 画像データに対して左部に何ピクセルパディングを入れるか。 Right Padding(RP) : 画像データに対して右部に何ピクセ
NVIDIA Thrust を用いた GPGPU による行列演算の実装方法
こんにちは。アプリケーション共同開発部新卒エンジニアの高坂です。 本記事では、最近特に目にする機会の増えた人工ニューラルネットワークの演算処理を支える GPGPU 演算を簡単に実装できる NVIDIA 社の Thrust ライブラリについて、その使い方を簡単に説明します。 はじめに コンピュータにプログラムを実行させる場合、CPU に演算を行わせるのが一般的かと思います。近年の情報技術の向上により、CPU コアあたりの演算能力の向上、またコア数・スレッド数の増加による性能向上が著しく、コンピュータが現実的な時間で行えることの幅が確実に広がっています。 しかしながら、現在のフラッグシップサーバ CPU として Intel Xeon Platinum 8180 プロセッサを例にとると、一個あたりのコア数は 28 コア 56 スレッド、8ソケット構成をサポートしているので理論上 224 コア 4
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
