え、高級言語しか触ったことないのにCPUを自作するんですか!?
今回は、高専5年次から趣味で学習していたRISC-Vを実装した、簡単なCPU作成をしていこうと思います。 完全に知識ゼロの状態から学び始めたので、間違った解釈をしている部分があるかもしれませんが、その時は優しく指摘していただけると嬉しいです 🙏 また、本ブログはディジタル回路設計とコンピュータアーキテクチャ[RISC-V版]を基に書かれています。初心者でも理解しやすいように丁寧に解説されているので、興味があれば是非買ってみてください！ RISC-Vってなんぞ RISC-V公式サイトには以下のように書かれています。 RISC-V is an open standard Instruction Set Architecture (ISA) enabling a new era of processor innovation through open collaboration. （RISC-
がたろう TTLでCPUを作る爺（コンパイラやOSも手作りです） on Twitter: "【意外と知らないＣ言語（2）】 文をコメント化する方法は3通りあります。 （1）// foge （2）/* foge */ （3）/* foge //*/ 3番目は始点を示す /* を削除するだけで、コメント化が撤回されるのでデバッグ時などに便利です。 ＼^o^／"
【意外と知らないＣ言語（2）】 文をコメント化する方法は3通りあります。 （1）// foge （2）/* foge */ （3）/* foge //*/ 3番目は始点を示す /* を削除するだけで、コメント化が撤回されるのでデバッグ時などに便利です。 ＼^o^／
CPU実験2016年度D班コア係（CPU実験でマルチコア） - sueki743's blog
CPU実験を終えて後輩のために書き残しておけそうなことをまとめます。 CPU実験とは何ぞや、という所については去年の先輩方の記事を見てもらうのが早いと思います。（今年は昨年と違ってFPU係がなくなったり、実験で使うHDLがVHDLからSystemVerilogに変わったりしていますが） 東大理情名物のCPU実験で毎週徹夜したお話（概要編） – Eureka Engineering – Medium CPU実験でコンパイラの改造でハマったところ - Handwriting CPU実験でTravis CIを使ってみた - Handwriting 自班のコンパイラ係も記事を書いてくれました。 CPU実験：マルチコアで並列実行するまで（コンパイラ係目線） - eguchishi 目次 目次 参考書籍 コンピュータ設計の基礎/高性能コンピュータ技術の基礎 RTL設計スタイルガイド Verilog H
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
