【更新履歴】 2016/12/23 簡易アセンブラを更新 2015/12/27 sraを修正、デバッグ用配線を削除 2015/11/02 brの名前をblに変更。cgtaを追加、sr, sl, sra, mv, bcの仕様を変更 2015/11/01 符号付き乗算に修正 2015/11/01 新規公開 FPGA上に独自設計のCPUを実装してみます。 アーキテクチャはこちらのものと同一で、それをVerilog HDLで実装したものです。 より高機能、高速なCPUに映像、音声出力、UART等を実装したものはこちら「独自CPUを自作する(メモリ操作の速いアーキテクチャ編)」です。 小さい回路規模、高い動作周波数を狙ったCPUはこちら「回路規模が小さく高クロックで動作するCPUの設計」で、それでメニーコアを構成したものはこちら「メニーコア・プロセッサーの設計」です。 ターゲットボードについて この
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く