Linux で DMA Bufferを mmap した時に CPU Cacheが無効になる場合がある (はじめに) - Qiita
Deleted articles cannot be recovered. Draft of this article would be also deleted. Are you sure you want to delete this article? はじめに Linux では DMA Bufferを mmap した時に、ある条件が揃うと CPU Cache が無効になり、パフォーマンスが極端に落ちる場合があります。そこで、何故そのようなことが起こるのか説明します。少し長くなるので、次のように記事を幾つかに分けて投稿します。 はじめに(この記事) Cache Coherence 問題 Cache Aliasing 問題 Linux Kernel の Cache 問題の扱い Linux では Cache Coherence Hardware を持っていないとDMA Buffer をmm
スパコンポエムAdC2020 Day4 スパコンの使いやすさとは - Qiita
どうも、ロボ太(kaityo256)です。趣味は他人のAdCを乗っ取ることです(乗っ取るとは言ってない)。これまでもスパコンポエムをいくつか書いてきましたが、せっかくスパコンポエムAdCがあるので一日お邪魔させてもらいます。 スパコンランキング スパコンにはTop500という有名なランキングがあります。HPLという、バカでかい連立一次方程式を解いて、その性能を競うものです。その名の通り、世界で上位500位までがランキングに入ります。6月と11月の年に二回開催され、ISCやSCという会議で発表されます。ずいぶん昔、「二位じゃダメなんでしょうか？」で有名になった事業仕分けにおいて、スパコンにおける一位とか二位というのは、狭義にはこのランキングでの順位を指しています。HPLがスパコンの性能評価として妥当かどうかについて、以前ポエムを書いたのでそっちを参照してください。 さて、このランキングの良い
AWS、独自開発したARMベースの「Graviton 2」プロセッサを、「Amazon ElastiCache」のデフォルトプロセッサに
AWS、独自開発したARMベースの「Graviton 2」プロセッサを、「Amazon ElastiCache」のデフォルトプロセッサに Amazon Web Services（AWS）は、同社がマネージドサービスとして提供するインメモリキャッシュサービスの「Amazon ElastiCache」において、プロセッサの選択肢のデフォルトが「Graviton 2」プロセッサになることを明らかにしました。 これは、AWSが10月8日付で公開した「Amazon ElastiCache が、M6g および R6g Graviton2 ベースのインスタンスをサポートするように」の発表の中で、「Graviton2 インスタンスは、ElastiCache のお客様のデフォルトの選択肢になりました。」とさりげなく発表されたもの。 この発表の中でAWSは、Graviton 2ベースのインスタンスを用いたAm
Latency Numbers Every Programmer Should Know
latency.txt @? ת� `E ת� Latency Comparison Numbers (~2012) ---------------------------------- L1 cache reference 0.5 ns Branch mispredict 5 ns L2 cache reference 7 ns 14x L1 cache Mutex lock/unlock 25 ns Main memory reference 100 ns 20x L2 cache, 200x L1 cache Compress 1K bytes with Zippy 3,000 ns 3 us Send 1K bytes over 1 Gbps network 10,000 ns 10 us Read 4K randomly from SSD* 150,000 ns 150 us ~
MESIプロトコル - Wikipedia
MESIプロトコルの状態遷移図 MESIプロトコルのアクティビティ図 MESIプロトコル（別名、イリノイ・プロトコル）とは、マルチプロセッサシステムでメモリやキャッシュメモリの同期をとるキャッシュコヒーレンシとメモリ一貫性のプロトコルであり、ライトバック方式のキャッシュで広く使われている。イリノイ・プロトコルという別名はイリノイ大学アーバナ・シャンペーン校で開発されたことに由来する。 インテルは、「486プロセッサで以前から使われていたライトスルーキャッシュに加えて、より効率的なライトバックキャッシュをサポートする」[1]としてPentiumプロセッサでMESIプロトコルを採用した。そのためパーソナルコンピュータでも広く使われている。 各キャッシュラインは以下の4状態のいずれかにある。状態はキャッシュラインのタグに含まれる（2bitで表される）。 M - Modified(変更): 当該キ
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
【イベントレポート】 Intel、1GBの4次キャッシュ実用化を見込んだMRAM技術
【後藤弘茂のWeekly海外ニュース】 なぜSandy Bridgeはそんなにパフォーマンスが高いのか
