GitHub - gdevic/A-Z80: An implementation of the Z80 CPU for Altera, Xilinx and Lattice FPGAs
A-Z80 A conceptual implementation of the Z80 CPU ------------------------------------------ for Altera, Xilinx and Lattice FPGAs This project is described in more details at https://baltazarstudios.com For additional information, read 'Quick Start' and 'Users Guide' documents in the 'docs' folder. Also read a 'readme.txt' file in each of the folders. Prerequisites ============= * Altera Quartus an
Z80を作ろう －其の壱－ 能書きとか資料収集とか
・Z80命令表 ・命令セットの説明 ＜ 不完全版です、多分未だ「沢山の」間違いがあるでしょう。（ｗ 欲しいという物好きな方は、右クリックで保存して下さい。 Z80の基礎となっている8080のコード一覧は以下の通り。 ・8080命令表 よく見ると、Z80が8080に色々と付け足したCPUであることが解ります。 上の命令表は検索エンジンで色々なサイトをごそごそと検索して出てきた資料を再編集した物です。 なんだがゴチャゴチャとしていて解りにくいですね。（ｗ ・1.MSX.MS このサイトにあったコード一覧が非常に役立ちました。（CPUコード） CPU コード一覧（コード索引） CPU コード一覧（ニーモニック索引） ・2.復刻・懐古庵 Z80の系譜について書かれたページがあります。（μＰＤ７８０余多話） 特に以下のCPU別命令セット表がZ80の動作を理解する上で非常に役立ちました。 ・μPD78
Z80作成日記をみて思ったことをつらつらと - ぱたへね
DE0で8bit CPUのデコーダを動かす1を見てなんとなく思ったことを書いてみます。 単に僕だったらこう書くなぁというだけで、こうした方が良いという話では無いです。 デコーダから信号を切りだそう。 ぱっとみて思ったのがalways @(code) begin〜endまでが長くて、最初は良いんだけど、途中で命令入れ替えたり、追加したりしていったら、僕なら間違えるだろうなと感じました。 まずは、独立してそうな信号op_dwに注目し切り出してみました。Verilogのソースを追いながら、命令とop_dwの関係をExcelにまとめるとこんな感じに。 オレンジが1、青が0です。色が不健康に見えるのは僕が今時のExcelの使い方をよく分かって無いからです。 この表を見ながらop_dwの部分だけmoduleにしました。 module decoder_dw( input [7:0] code, outp
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
