オープンソース形式検証ツールSymbiYosysを用いて形式検証に入門する (1. SymbiYosysのインストールと基本的な動作確認) - FPGA開発日記
オープンソース・ツールを用いた形式検証を行いたくて、いろいろチュートリアルを読んでいる。 例えば、以下の記事で書いてあるようなBRAMの形式検証を行ってみたい。 zipcpu.com デザインとしては以下をそのまま利用してみる： github.com デザインの本体： always @(posedge w_clk) begin if(w_en) bram[w_addr] <= w_data; end always @(posedge r_clk) begin if(r_en) r_data <= bram[r_addr]; end Formalのassertionの部分 assume()によって、探索の範囲を小さくする： symbiyosys.readthedocs.io // set data variable to whats in the bram initial begin ass
LiteXではじめる自作SoC(1)
LiteX ではじめる自作SoC 最近は、RISC-V の誕生により、CPUコアは個人の趣味で作るのが難しくない時代になってきた。 さて、コンピュータというのは、CPUコアだけで動くものではなく、周辺のストレージ、ネットワーク、DRAM、USB、その他入出力装置が揃ってはじめて動くものだ。 CPUコアが個人で自由に作れるようになったら、その次のステップとして、周辺装置も含めた物体、つまり、SoC(System On Chip)を自分で作れるようになりたいと思うのは自然なことだろう。 LiteX は、そういうSoCを自分で作ってみたいという人向けのツール、RTLなどが集まったプロジェクトだ。 公式のWikiによると、 LiteX is a Python "front-end" that generates Verilog netlists, and drives proprietary bu
RISC-V ソフトコア VexRiscv の始め方（その1） • IoT ソフトウェア設計のファームロジックス [相模原]
How an FPGA beginner (or me) start evaluation of VexRiscv. 前々回の宿題で、nextpnr を動かした後は picorv32 の詳細を勉強しようと思ってましたが、ちょっと方針を変更して、VexRiscv をいじってみようと思います。その理由としては、 VexRiscv ではキャッシュコントローラが提供されていること（RAM をあまり持たない FPGA、SPI フラッシュメモリを持っている TinyFPGA BX では、命令キャッシュの有り無しでは性能に大きな差が出そうなこと） 5段パイプラインで設計されており、パイプラインハザードに対する bypass 処理も可能なこと picorv32 よりも f_MAX が高そうなこと（これは評価途中で分かります） Zephyr OS が対応しているらしいこと などがあります。 FPGA と R
Cheap FPGA Development Boards | Joel's Compendium of Total Knowledge
What to look for I bought Avnet's $49 Spartan 3A development board but it was discontinued not long afterward - right about the time when I decided I needed a few dozen more. I've since done some extensive research (thanks, Google!) to find a comparable thrifty thrill. When choosing a development board, consider what you get with it and what you want to use it for. FPGAs are ideal for use with hig
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
GitHub - YosysHQ/sby: SymbiYosys (sby) -- Front-end for Yosys-based formal verification flows
My Personal Journey in Verification
YoWASP
GitHub - BrunoLevy/learn-fpga: Learning FPGA, yosys, nextpnr, and RISC-V
GitHub - kazkojima/colorlight-i5-tips: Tiny tips for Colorlight i5 FPGA board
GitHub - YosysHQ/apicula: Project Apicula 🐝: bitstream documentation for Gowin FPGAs
Analyze PicoRV32 - HackMD
GitHub - tillitis/tillitis-key1: FPGA verilog and firmware for TKey, the flexible and open USB security key 🔑
Getting Started with ECP5 FPGAs on the Colorlight i5 FPGA Development Board
A fun Friday evening--verifying an AXI-lite slave
The ZipCPU by Gisselquist Technology
https://www.mouser.jp/new/quicklogic/quicklogic-eos-s3-mcu-efpga-socs/
Homepage-Slider - QuickLogic
https://www.youtube.com/channel/UC1kyKOb_sv52OfVTZW5WXPg
iCE40 FPGA Toolchain on Linux
icestorm/examples/icestick/rs232demo.v at master · YosysHQ/icestorm