タグ

ブックマーク / ascii.jp (3)

  • グラフで見るインテルCPUアーキテクチャーとプロセスの進化 (1/4)

    「なぜPentiumを入れなかったか」と言えば、「アウトオブオーダーを実装したプロセッサー以降」というくくりにしたためだ。このあたりの詳細は後述する。ちなみに、「Yonah」を「Pentium M」のグループに入れたことには異論のある方もおられようが、アーキテクチャー的には「Dothan」×2で2次キャッシュを共有にしただけ(それと微細化)なので、この分類としている。 それではプロセスルールを軸に、各々の特性を見てみる。まずは「微細化による動作周波数の向上」が、どこまで維持できたのかをグラフ1で示した。プロセスルールと最高動作周波数をプロットしたグラフである。ちなみにCore i7シリーズについては、定格の最大動作周波数ではなく、ターボブースト有効時の最大動作周波数をプロットしているが、大勢に影響はない。 グラフ中に朱色の破線で示したのが、平均的なプロセスと動作周波数の関係である。ここでわ

    グラフで見るインテルCPUアーキテクチャーとプロセスの進化 (1/4)
    millefio
    millefio 2012/10/06
  • インテルCPU進化論 Haswellで導入されるCPUコアの改良 (1/3)

    9月11日から13日まで開催された開発者向け国際会議「Intel Developer Forum San Francisco 2012」にて、インテルは次期プロセッサーである「Haswell」(ハズウェル)の詳細を発表した。今回は最新ロードマップ兼CPU進化論の最新版として、Haswellの詳細をわかる範囲で説明したい。 Sandy Bridgeをベースに アウトオブオーダー部に手を入れたHaswell Haswellは現行の「Ivy Bridge」にも増して、低消費電力にフォーカスした製品であり、しかも性能の改善はもっぱらGPU側となっている。またHaswellの世代では、SoC(System On Chip)に向けた対応も大きな目玉であるが、CPUコアにもずいぶん手が入ったものになっている。 Haswell世代の大きな特徴は以下の6点にある。 8命令同時発行。これにあわせて内部のバッフ

    インテルCPU進化論 Haswellで導入されるCPUコアの改良 (1/3)
    millefio
    millefio 2012/10/06
  • インテルCPU進化論 Haswellで導入されるCPUの改良 後編 (1/4)

    前回に引き続いて、今回も「Haswell」の詳細を解説する。まずは追加された「AVX2」命令から説明しよう。 HaswellでのAVXの強化 1サイクルで256bitの演算が可能に AVX2命令は、Sandy Bridge世代で投入された「AVX」命令の機能と性能を拡張するものである。大きなポイントは以下の3点だ。 性能が2倍 浮動小数点のFMA(Fused Multiply-Add)演算をサポート いくつかの新命令を搭載 まず性能が2倍の根拠はなにか。Sandy Bridge世代でのAVX演算は、既存のSSE用演算器を流用して実装されていた。SSEはご存知のとおり、1サイクルあたり最大128bitの演算を行なう(関連記事)。そのためAVX演算の場合は、128bitずつ2回に分けて演算を行なうことになっていた。 これに対してHaswellでは、SSE演算器がすべて拡張され、AVXにあわせて

    インテルCPU進化論 Haswellで導入されるCPUの改良 後編 (1/4)
    millefio
    millefio 2012/10/06
  • 1