Ruby で作る RISC-V CPU エミュレーター / RISC-V CPU emulator made with RubyRuby で作る RISC-V CPU エミュレーター / RISC-V CPU emulator made with Ruby
RISCの実用性を証明した「MIPSアーキテクチャ」の誕生
最近ではArm、RISC-Vなど組み込みでも華々しい活躍を見せているRISCプロセッサ。その祖先というか元祖として認識されているのはIBM 801というプロセッサだった。歴史的経緯を、IT史に詳しい大原雄介さんが解説する。 前回の記事で詳しくお伝えした、RISCムーブメントのきっかけとなったデビッド・A・パターソン教授らの論文である“RISC I:A Reduced Instruction Set VLSI Computer”（PDFへのリンク）が出た翌年となる1982年、今度は米スタンフォード大学のジョン・L・ヘネシー博士（当時の身分は電気工学とコンピュータ科学の助教授）らは、“MIPS: A Microprocessor Architecture”を1982年のACM SIGMICRO（コンピュータ科学の国際学会のマイクロアーキテクチャ分科会）で発表する。 このMIPS、今では処理性能
RISC-V の現況と Esperanto Technologies のアプローチ（文字化けあり）
2019/2/2 の FPGA Extreme で話した RISC-V に関する概説。当日は AI 専用設計ハードウェア関連のテーマが多かったので、それと対照しやすい部分を重点的に取り上げた。 当日のスピーチはこちら。 https://www.youtube.com/watch?v=1bugCMkEbc4&t=10441 === page 5 の表が文字化けしています。こちらが修正版です。ごめんなさい。 https://www.slideshare.net/yutakayasuda/riscv-esperanto-technologies-130403834/yutakayasuda/riscv-esperanto-technologies-130403834
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
