InsightfulLogic
Caching In: Understand, Measure and Use your CPU Cache more effectively Slides from my Javaone talk on CPU Caching Wed 02 October 2013 I've put the slides online for Javaone talk on CPU Cache Optimisation. Here's the talk abstract: Modern computationally intensive tasks are rarely bottlenecked by the absolute performance of your processor cores. The real bottleneck in 2013 is getting data out of m
Using Intel Performance Counters To Tune Garbage Collection - JVM Advent
December 5, 2013 Using Intel Performance Counters To Tune Garbage Collection Introduction I have to admit that I was shocked. Indeed, quite shaken when I realised this advent calendar post would be about garbage collection. The topic of GC has raised such passion amongst the advocates of Java and those who believe memory management should be manual. Many an article has been written regarding tiny
Strategy: Use Linux Taskset to Pin Processes or Let the OS Schedule It? - High Scalability -
This question comes from Ulysses on an interesting thread from the Mechanical Sympathy news group, especially given how multiple processors are now the norm: Ulysses: On an 8xCPU Linux instance, is it at all advantageous to use the Linux taskset command to pin an 8xJVM process set (co-ordinated as a www.infinispan.org distributed cache/data grid) to a specific CPU affinity set (i.e. pin JVM0 pro
AMD，GPUとCPUで同じプログラムが動く「HSA」の最新動向を公表。Javaへの対応計画も明らかに
AMD，GPUとCPUで同じプログラムが動く「HSA」の最新動向を公表。Javaへの対応計画も明らかに ライター：塩田紳二 米国時間2013年8月25日から27日まで，米国カリフォルニア州のスタンフォード大学にて，半導体やデバイス関連の学術イベント「Hot Chips」が開催されている。AMDはここで，同社が提唱するGPUコンピューティングフレームワーク「HSA」（Heterogeneous System Architecture）の取り組みと成果について発表するという。 それに先立ち，報道関係者を対象とした電話会議で，その概要が説明されたので，今回はその概要をレポートしてみたい。 CPUとGPUを同じプログラムで扱えるようにするHSAは OpenCLのよりよい実行環境を目指す HSAとはGPUコンピューティングを容易にするための仕組みであり，CPUやGPUといったハードウェアと，その上で
テキストデータ処理を簡単にマルチコア対応にするJavaフレームワーク、MCPの実装
技術者ブログ クラウド型WAF「Scutum（スキュータム）」の開発者/エンジニアによるブログです。 金床“Kanatoko”をはじめとする株式会社ビットフォレストの技術チームが、“WAFを支える技術”をテーマに幅広く、不定期に更新中！ はじめに ログファイルなどの行指向のテキストデータを加工するタスクでは、多くの場合、awkやsed、あるいはperlなどのプロセスをパイプで組み合わせる、いわゆるワンライナー的なアプローチがよく使われます。また、ワンライナーでは収まりきらないようなちょっと込み入った処理を行いたい場合などは、各自得意なプログラミング言語でコードを書くことになります。このとき、多くの場合は、標準入力から1行ずつデータを読み込み、順番に処理していくというアプローチになるかと思います。 しかしこのようなアプローチには大きな欠点があります。それはCPUリソースを1コア分しか消費でき
Data Center
Using Intel.com Search You can easily search the entire Intel.com site in several ways. Brand Name: Core i9 Document Number: 123456 Code Name: Emerald Rapids Special Operators: “Ice Lake”, Ice AND Lake, Ice OR Lake, Ice* Quick Links You can also try the quick links below to see results for most popular searches. Product Information Support Drivers & Software
Linux*/Java* スタック上におけるインテル® AES-NI パフォーマンス・テスト | iSUS
この記事は、インテル® ソフトウェア・ネットワークに掲載されている「Intel® AES-NI Performance Testing on Linux/Java Stack」(http://software.intel.com/en-us/articles/intel-aes-ni-performance-testing-on-linuxjava-stack/) の日本語参考訳です。 目次 1. 要旨 2. はじめに 2.1. 目標 2.2. インテル® AES-NI の機能 2.3. 目的 2.4. 対象者 2.5. 用語 2.6. 謝辞 3. システムのセットアップと設定 3.1. コンポーネント 3.2. テストシステムでインテル® AES-NI を有効/無効にする 3.3. ローカルホストからインテル® AES-NI ステータスを確認する 3.4. ソフトウェアのセットアップ 3
Hyper-Threading Java
In early 2002 Intel became the first chip manufacturer to release a processor incorporating a new technology known as Simultaneous Multithreading, or SMT. Intel's SMT implementation (dubbed Hyper-Threading or HT) has been available in their Xeon processor line for over a year, with little fanfare. In April 2003, Intel announced that HT technology will be added to its desktop-focused Pentium 4 line
Memory Access Patterns Are Important
In high-performance computing it is often said that the cost of a cache-miss is the largest performance penalty for an algorithm. For many years the increase in speed of our processors has greatly outstripped latency gains to main-memory. Bandwidth to main-memory has greatly increased via wider, and multi-channel, buses however the latency has not significantly reduced. To hide this latency our
Java ™ HotSpot Virtual Machine Performance Enhancements
Java HotSpot™ Virtual Machine Performance Enhancements Tiered Compilation Compressed Oops Zero-Based Compressed Oops Escape Analysis NUMA Collector Enhancements Tiered Compilation Tiered compilation, introduced in Java SE 7, brings client startup speeds to the server VM. Normally, a server VM uses the interpreter to collect profiling information about methods that is fed into the compiler. In the
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
【仮想化道場】 Haswell世代のXeon E5、1600/2600 v3シリーズ登場 (仮想化機能も進化)
Comprehensive Overview of Storage Scalability in Docker
サービス終了のお知らせ
Java Issue Tracker - Home
ななめ45°から見たJavaOne
Home
MentaAffinity, the Java library for thread affinity in linux!
Caching in (DevoxxUK 2013)
GitHub - cambecc/drnglib: drnglib is a Java library that provides access to Intel's Digital Random Number Generator.
Processor Affinity - Part 1