はじめに 趣旨 DigitalJSで手軽にVerilogHDLをデバッグする環境を構築する方法を共有したい 内容 Visual Studio Code(以降、VSCode)でDigitalJSを使ってVerilogHDLをデバッグする環境を整える手順 導入 FPGA開発の流れ FPGAの開発をしたい場合、VerilogHDL/SystemVerilogやVHDLといった言語で回路を記述する(回路のひとまとまりをモジュールと呼ぶ。詳細は割愛)。モジュール作成後、安全のためやデバッグのしにくさから、実機に乗せる前に検証のために論理シミュレーションを行い、動作検証を行う。その際、基本的にはテストベンチと呼ばれるシミュレーション用のモジュールを作成し、波形を確認しながら検証する。 問題点 テストベンチ用のモジュールは独特でわざわざ書き方を覚える必要があるし、初心者にはちょっととっつきにくい。また、
![VerilogHDLのデバッグをVSCodeでテストベンチを使わずにやる - Qiita](https://cdn-ak-scissors.b.st-hatena.com/image/square/4c0005e889d961979bc2ab6adab98fb662ced85f/height=288;version=1;width=512/https%3A%2F%2Fqiita-user-contents.imgix.net%2Fhttps%253A%252F%252Fcdn.qiita.com%252Fassets%252Fpublic%252Fadvent-calendar-ogp-background-7940cd1c8db80a7ec40711d90f43539e.jpg%3Fixlib%3Drb-4.0.0%26w%3D1200%26mark64%3DaHR0cHM6Ly9xaWl0YS11c2VyLWNvbnRlbnRzLmltZ2l4Lm5ldC9-dGV4dD9peGxpYj1yYi00LjAuMCZ3PTk3MiZoPTM3OCZ0eHQ9VmVyaWxvZ0hETCVFMyU4MSVBRSVFMyU4MyU4NyVFMyU4MyU5MCVFMyU4MyU4MyVFMyU4MiVCMCVFMyU4MiU5MlZTQ29kZSVFMyU4MSVBNyVFMyU4MyU4NiVFMyU4MiVCOSVFMyU4MyU4OCVFMyU4MyU5OSVFMyU4MyVCMyVFMyU4MyU4MSVFMyU4MiU5MiVFNCVCRCVCRiVFMyU4MiU4RiVFMyU4MSU5QSVFMyU4MSVBQiVFMyU4MiU4NCVFMyU4MiU4QiZ0eHQtYWxpZ249bGVmdCUyQ3RvcCZ0eHQtY29sb3I9JTIzM0EzQzNDJnR4dC1mb250PUhpcmFnaW5vJTIwU2FucyUyMFc2JnR4dC1zaXplPTU2JnM9NTBiMjYyMDA3NThmZmFmZDg0YjdjZWUwNDUwMTliMDc%26mark-x%3D120%26mark-y%3D96%26blend64%3DaHR0cHM6Ly9xaWl0YS11c2VyLWNvbnRlbnRzLmltZ2l4Lm5ldC9-dGV4dD9peGxpYj1yYi00LjAuMCZoPTc2Jnc9OTcyJnR4dD0lNDB5b3NoaTEwMDYmdHh0LWNvbG9yPSUyMzNBM0MzQyZ0eHQtZm9udD1IaXJhZ2lubyUyMFNhbnMlMjBXNiZ0eHQtc2l6ZT0zNiZ0eHQtYWxpZ249bGVmdCUyQ3RvcCZzPTVkOTk5MzA1ZmEzY2ExZTkzOTRjNjhhODhlZDlkNzM2%26blend-x%3D120%26blend-y%3D500%26blend-mode%3Dnormal%26s%3D87ce2754f31f36c8d40cde12661adbe2)