プログラマブルロジックデバイス - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。 出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "プログラマブルロジックデバイス" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL (2018年8月) ザイリンクス社製CPLD プログラマブルロジックデバイス (programmable logic device: PLD) は、製造後にユーザの手元で内部論理回路を定義・変更できる集積回路である。 通常の集積回路（IC、LSI）は設計時に仕様や機能が定まり、製造時に全ての回路が固定されるために、後から回路を変更する事は出来ない。これに対してプログラマブルロジックデバイスは、出荷時には特定の処理を行う回路が定義されておらず、ユーザが手許で必
FPGAの部屋 VGAコントローラ
キャラクタ描画テスト回路のインプリメント１（TIG制約） 前回、キャラクタ描画テスト回路のシミュレーションを行ったので、今度はインプリメントをしてみた。 最初にDDR2 SDRAMのバーストテストの時のUCFを貼りつけて、VGA出力などの足りないところはSpartan3A Starter Kitのユーザーズガイドから持ってきてUCFを完成させた。それでインプリメントしたところ、最初にVGA信号用のDCMとDDR2 SDRAM用のDCMを同じクロック入力パッドから入力していたので、片方のクロック配線が一般配線に回ってしまうというエラーが出てしまった。これは、DDR2 SDRAM用のDCM出力 (BUFG出力) からVGA信号用のDCMのクロック入力につなぐくことにして問題解決。 次に入力クロックの周期だが、20nsecでは到底メットしないとのエラーが出て、Place & Route（以下P&
NES on FPGA dev VGA
実機の信号出力はNTSCですが、開発環境にテレビを持ち込むのは面倒で、 画質も劣化します。多くの映像機器で受信可能であることと、 何よりも目の前にディスプレイがあるわけですから、 映像信号はVGAで出力することにしました。 評価ボードにはLVDSポートがついているのでDVIでの出力も可能かもしれませんがこれはおいといて。 VGA信号で使用されるラインは、Red、Green、Blue、水平同期、垂直同期、グランドがあります。 受信側は水平同期信号及び垂直同期信号をトリガとしてRGB信号をディスプレイに表示します。 このときのドット周波数は約25MHzとなっています。 ＿ ▼ CQSP2E300ボードでの実装 評価ボードではベースクロックを33MHzとしているため、 このまま出力しては横幅が縮まってしまいます。 そこで横幅を3倍にして出力し、ディスプレイの方で横幅を調整してもらいます。 PPU
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
