はじめに Xilinx 社のFPGA開発環境の Vivado、いちいち GUI でマウスボタンをポチポチするのは面倒です。 Vivado は Tcl スクリプトでバッチ処理が出来るので、決まり切った仕事なら Tcl スクリプトを書いて処理させたほうが楽です。 この記事では、Vivado で論理合成と配置配線を実行するTclスクリプトを解説します。 環境 Xilinx Vivado 2015.4 Xilinx Vivado 2016.4 Xilinx Vivado 2017.1 Xilinx Vivado 2017.2 Xilinx Vivado 2018.3 Xilinx Vivado 2019.1 Xilinx Vivado 2019.2 (Vitis) Tclスクリプトの説明 1 プロジェクトを開く このスクリプトではすでにプロジェクトが作られていることを前提にしています。 変数 pr
![Vivadoで論理合成と配置配線を実行するTclスクリプト - Qiita](https://cdn-ak-scissors.b.st-hatena.com/image/square/9e277233569a3c1158b8aede2b4546acabb77579/height=288;version=1;width=512/https%3A%2F%2Fqiita-user-contents.imgix.net%2Fhttps%253A%252F%252Fcdn.qiita.com%252Fassets%252Fpublic%252Farticle-ogp-background-412672c5f0600ab9a64263b751f1bc81.png%3Fixlib%3Drb-4.0.0%26w%3D1200%26mark64%3DaHR0cHM6Ly9xaWl0YS11c2VyLWNvbnRlbnRzLmltZ2l4Lm5ldC9-dGV4dD9peGxpYj1yYi00LjAuMCZ3PTk3MiZoPTM3OCZ0eHQ9Vml2YWRvJUUzJTgxJUE3JUU4JUFCJTk2JUU3JTkwJTg2JUU1JTkwJTg4JUU2JTg4JTkwJUUzJTgxJUE4JUU5JTg1JThEJUU3JUJEJUFFJUU5JTg1JThEJUU3JUI3JTlBJUUzJTgyJTkyJUU1JUFFJTlGJUU4JUExJThDJUUzJTgxJTk5JUUzJTgyJThCVGNsJUUzJTgyJUI5JUUzJTgyJUFGJUUzJTgzJUFBJUUzJTgzJTk3JUUzJTgzJTg4JnR4dC1hbGlnbj1sZWZ0JTJDdG9wJnR4dC1jb2xvcj0lMjMyMTIxMjEmdHh0LWZvbnQ9SGlyYWdpbm8lMjBTYW5zJTIwVzYmdHh0LXNpemU9NTYmcz0wODdiNzRmMDQwYjAzZWFhMGVmYTlkMTRhODU4MTA4Ng%26mark-x%3D142%26mark-y%3D57%26blend64%3DaHR0cHM6Ly9xaWl0YS11c2VyLWNvbnRlbnRzLmltZ2l4Lm5ldC9-dGV4dD9peGxpYj1yYi00LjAuMCZoPTc2Jnc9NzcwJnR4dD0lNDBpa3d6bSZ0eHQtY29sb3I9JTIzMjEyMTIxJnR4dC1mb250PUhpcmFnaW5vJTIwU2FucyUyMFc2JnR4dC1zaXplPTM2JnR4dC1hbGlnbj1sZWZ0JTJDdG9wJnM9OGE2ZTZlMTc2ZTY0ZGM2ZWVlYjJkMTBhZWFkNjkwMjQ%26blend-x%3D142%26blend-y%3D486%26blend-mode%3Dnormal%26s%3Dc88151d136d2d239a177e58d0ff489b2)