【1】 概要 「 MyHDL 」は「 python 」によるハードウェアロジック記述に特化した 「 DSL 」の一種です。 MyHDLはPythonにいくつかの制約と拡張を行った記述になっています。 ほとんどの基本的なPythonの記述方法が使えます。 Verilogへのトランスレート Pythonレベルのシミュレーションテスト という2つの主要機能によって 「ハードウェアロジックの開発」を「Pythonベース」で行うことができます。
MyHDL - From Python to Silicon! Welcome to the MyHDL website. MyHDL is an open source Python package that lets you go from Python to silicon. With MyHDL, you can use Python as a hardware description and verification language. Furthermore, you can convert implementation-oriented MyHDL code to Verilog and VHDL automatically, and take it to a silicon implementation from there. On this website, you wi
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く