Verilog2C++
Introduction Verilog2C++ translates a C++ class of a Verilog design using a cycle-accurate representation of each nets and registers. Verilog2C++ is about 10 times faster than other commercial simulators, but has only simple functions. Verilog2C++ charcteristics Support for IEEE1364-2001 Only two sate simulation Static scheduled and cycle based simulation Not include the simulation kernel Not supp
コンピュータ設計の基礎知識
English here コンピュータをはじめとする論理回路設計に役立つコンテンツを用意しています。 無償ダウンロードとして、ドキュメント・ツール類・開発環境CDROMイメージ・ サンプル回路記述などを置いてあります。ごゆっくりと散策ください。 コンピュータ設計の基礎知識 ?ハードウェア・アーキテクチャ・コンパイラの設計と実装? サポートページ コンピュータ設計の基礎知識?ハードウェア・アーキテクチャ・コンパイラの設計と実装 書店アマゾンへのリンク 「コンピュータ設計の基礎知識」を補完するハードウェア設計の 演習書です。「コンピュータ設計の基礎知識」と併せてご利用ください。 (テキスト第3章)回路設計基礎 演習ノートPDFダウンロード (テキスト第3章)LTspiceによる回路シミュレーション（大槻氏著）PDFダウンロード (テキスト第3章)GNU ElectricによるLSIレイアウト（
PARTHENON HOME PAGE
このホームページに含まれる内容は，特に表示がある箇所を除いて，日本電信電話株式会社の著作物です． このホームページの内容は予告なく変更されることがあります．また，読み出された情報が最新の情報ではない可能性があります． 本ホームページの利用は，利用者の責任において行われるものとします．本ホームページから取得された各種情報の利用によって生じたあらゆる損害に関して，日本電信電話株式会社は一切の責任を負いません． PARTHENONは，日本電信電話株式会社の登録商標です． PARTHENONのロゴマーク使用には，株式会社NTTデータの許可が必要です． このホームページに含まれる内容は，CQ出版社 DESIGN WAVE MAGAZINE No.3 の 付録CD-ROM に収録した内容をベースにして，適宜，最新情報の追加や内容の更新を行っているものです．
ESE Artists' Factory Homepage (Japanese)
似非職人工房の問い合わせ先が変更 (July 1, 2001) 〒346-0016 埼玉県久喜市東3-1-7関口ビル403 辻川和広 方 似非職人工房 ホームページの引っ越しをしました。 (July 18, 2000)
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
まぐまぐ！ - 読みたいメルマガ、きっと見つかる。
http://shimizu-lab.dt.u-tokai.ac.jp/cpu.html
SN/X $@%W%m%;%C%5 (B Home Page
http://verilogician.net/
VerilogでCPU設計入門
http://www.ice.gunma-ct.ac.jp/~kimsyn/
酒后换娶妻2,旧番里艳鉧动漫1～6完整版,玖玖国产激情
http://www02.so-net.ne.jp/~morioka/cqpic.htm
Tom Coonan's Home Page
AO