2011/05/05 Intel、Ivy Bridgeで半導体チップを立体構造化 Intelは、半導体チップに立体構造(3D-Tri Gateトランジスタ)をもたせることで、更に電極の幅を小さくする事が可能となり、従来の平面構造では実現が困難だった高速で消費電力の少ないチップが可能になるという。現在主流の電極幅は32ナノメートルで、これ以上幅を小さくすると漏れ電流が起こり、効率が悪くなる問題があった。立体構造化することで、電流の漏れを減らしながら電極の幅を22ナノメートルにすることができたという(PDF)。Intelによれば、この技術は次世代のIvy Bridgeで使われ、合わせてIvy Bridge搭載の実際に動くPCも公開された[pcuser]。ムーアの法則はまだ続く。 ars technica | Transistors go 3D as Intel re-invents the m