GitHub - google/xls: XLS: Accelerated HW Synthesis
XLS implements a High Level Synthesis toolchain that produces synthesizable designs (Verilog and SystemVerilog) from flexible, high-level descriptions of functionality. It is Apache 2 licensed. XLS (Accelerated HW Synthesis) aims to be the Software Development Kit (SDK) for the End of Moore's Law (EoML) era. In this "age of specialization", software and hardware engineers must do more co-design ac
SyncStitch - PRINCIPIA Limited
Overview SyncStitch is a model checker based on the process algebra CSP (Communicating Sequential Processes). By using SyncStitch, you can check six types of properties of the system you are developping: Deadlocks Divergences (also known as livelocks) Refinement relation on traces semantics (safety) Refinement relation on stable failures semantics (safety and liveness) LTL (Linear-Time Logic) with
An Introduction to Communicating Sequential Processes (CSP) - Think Stitch - PRINCIPIA
CSP (Communicating Sequential Processes) の紹介資料 並行システムの理論 CSP (Communicating Sequential Processes) についての紹介資料を作成しました．並行システムの開発でポイントになる概念，逐次システムとの対比，CSP 理論の概要，検証手法とツールの紹介からなります． 並行システムの理論 CSP の紹介 (PDF, 2016/11/15 updated) 2016/11/19 に行われた「静的コード解析の会 第0回」で発表しました． http://metasepi.connpass.com/event/42141/ ビデオを撮っていただいたのですが，残念ながら音声がうまくとれなかったようです．再度紹介する機会があれば撮り直したいと思いますが... 「並行システムの理論 CSP の紹介」 on YouTube
恊働ロボットCOROの開発における形式的仕様の適用事例
協働ロボットCOROの開発において形式的仕様記述を適用した事例について解説した資料です。 2016年6月30日（木）国立情報学研究所において開催された『第1回 ソフトウェア工学勉強会』で発表しました。Read less
editbook.dvi
Contents i The Theory and Practice of Concurrency A.W. Roscoe Published 1997, revised to 2000 and lightly revised to 2005. The original version is in print in April 2005 with Prentice-Hall (Pearson). This version is made available for personal reference only. This version is copyright ( c �) Pearson and Bill Roscoe. Contents Preface ix 0 Introduction 1 0.1 Background 1 0.2 Perspective 4 0.3 Tools
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
GitHub - ourarash/SystemVerilogCSP: SystemVerilog Library for Modeling Asynchronous Circuits
Verilog CSP
Priority inversion and priority inheritance
https://www.ipa.go.jp/files/000057565.pdf
ソフトウェア開発を工学にする形式手法の紹介 - formal_methods.pdf
GitHub - yksym/primalspec
editbook.dvi
Amazon.co.jp: 並行システムの検証と実装: 磯部祥尚 (著), 本位田真一 (監修), 東野輝夫 (監修): 本
18732 -- Secure Software Systems