アルテラFPGAだけでは不十分？ 米インテルが買収したeASICとは
米Intel（インテル）社は、ファブレスASICメーカーの米eASIC社を買収することを、Dan McNamara氏（corporate vice president and general manager of Programmable Solutions Group）のブログの形で発表した（当該ブログ）。買収先の社名にも入っている「ASIC：Application Specific Integrated Circuit」とは、顧客ごとにハードウエア的にカスタマイズできるICの総称である。 McNamara氏が率いるProgrammable Solutions Group（PSG）は、2015年12月にIntelがFPGAメーカーの米Altera（アルテラ）社を買収して発足した部門である（関連記事1）。AlteraのFPGAはチップ内に多数のSRAM製スイッチを内蔵しており、電源を入れる
CPU実験で自作CPUにUNIXライクOS (xv6) を移植した話 - 豆腐の豆腐和え
今年のCPU実験では、有志からなる我らがX班が、おそらくCPU実験史上初である自作CPUへのOS (xv6) 移植に成功しました。コア係とコンパイラ係の面々がそれぞれまとめ記事を書いていたので、OS係から見たOS移植のまとめも書こうかなと思います。こんなことしてましたってことが伝わればいいなと思います。 この記事を読む後輩やらなんやらがいたら、ぜひ僕らがやったようなことはさっさとクリアしちゃって、さらにさらに面白いことをする踏み台にしていってほしいですね。 どなたが読んでもある程度概要が伝わるよう、まずCPU実験とは何かということをさらっと書いた後、実際にxv6を移植するにあたってやったことをまとめたいと思います。 CPU実験とは CPU実験は僕の学科（理学部情報科学科）で3年冬に行われる、半年間にわたる学科名物演習です。 最初の週で4～5人程度の班に分けられた後、それぞれの班でオリジナル
Mulvery@沖縄Ruby会議02
foss4g 2012 hokkaido どちらが良いとか悪いとかの話ではなく、あくまでやってみたというお話です。 ラスタ凡例出来るよ、とか勉強不足で突っ込まれたところもありますが、内容的にはそのまま公開します。 公開にあたり1枚だけ外しているスライドがありますが、気にせずに。
OneChipMSX on Altera DE0
OneChipMSX на Altera DE0 - Development and Education Board [ index ] Версия прошивки от 18 апреля 2018 года. 1) Модифицирован начальный загрузчик системы - процесс загрузки отображается на экране. 2) Кроме начального старта по включению питания и по нажатию кнопки KEY0, при котором происходит загрузка BIOS системы, предусмотрен "теплый" старт без загрузки BIOS по кнопке KEY1 и с клавиатуры, одновр
1chipMSXのコンパイル手順
QuartusIIの起動 ROMデータをプロジェクトに追加 コンパイルの実行 コンパイル結果の確認 BIOSをemsx_top.pofに設定 ダウンロードケーブルで1chipMSXに転送 生成されたファイル一覧 1chipMSX は altera社 の Cyclone という FPGA で構成されていて、CPU(Z80A)やビデオチップ(9938VDP)もハードウェア記述言語である VHDL で記述したものを組み込んであるため、VHDL のソースを変更することでハードウェアレベルで機能を変更できる魅力的なオモチャです。私自身は MSX も VHDL も FPGA も初めてなので結構苦労していますが、簡単な部分から VHDL のソースで遊んでいこうと思っています。すでにLEDの機能を変更する改造がされている方がいますが、今後色々な改造が公開されていくものと思われます。そこで、改造されたソース
マイクロソフト、インテルの市販FPGAを用いた深層学習基盤「Project Brainwave」を解説。Azureへの展開も予定
マイクロソフト、インテルの市販FPGAを用いた深層学習基盤「Project Brainwave」を解説。Azureへの展開も予定 マイクロソフトは、カリフォルニア州クパチーノで今週開催されたばかりの半導体チップのカンファレンス「Hot Chips 2017」で発表した深層学習基盤「Project Brainwave」の内容を、同社のMicrosoft Researchブログに投稿した記事「Microsoft unveils Project Brainwave for real-time AI - Microsoft Research」で解説しています。 Project Brainwaveは「リアルタイムAI」を実現するために設計したものだと同社。そのProject Brainwaveは、次のようにハードウェアとソフトウェアの3層から構成されるシステムだと説明されています。 1） A hig
データ処理のボトルネック、FPGAで解決
FPGA製品がインテルの成長をさらに加速する Intel（インテル）のグループ会社である日本アルテラは2017年10月11日、東京都内で「インテルFPGAテクノロジー・デイ（IFTD17）」を開催した。本稿では、インテルFPGAの最新動向などに触れた基調講演を中心に、その概要を紹介する。 Intelは、2015年12月にFPGA大手のAltera（アルテラ）を買収し、まもなく2年を迎える。インテル（日本法人）の社長を務める江田麻季子氏は冒頭のあいさつで、「FPGA製品はインテルのポートフォリオにおいて欠かすことができない製品。インテルファミリーにアルテラが加わり、インテルの成長をさらに加速することが可能となった」と述べた。 「データカンパニー」としての技術革新を、企業成長の原動力と位置付ける同社は、10nmプロセス技術を用いたFPGA「Falcon Mesa（開発コード名）」や、包括的なハ
NECの顔認証FPGAアクセラレーター、GPUの1/10の電力
NECは、同社の顔認証処理「NeoFace」向けの専用アクセラレーター「NeoFace Accelerator」を、2017年10月11日に東京で開催のイベント「インテル FPGA テクノロジー・デイ」に出品し、同製品に関する講演も行った。同製品には、米Intel社のFPGA「Arria 10」などが搭載されている。 講演に登壇したNECの阿部晋樹氏（IoT基盤開発本部 シニアマネージャ）によれば、NeoFaceは4つの処理からなる。動画から顔を検出する「顔検出」、検出した顔を追尾する「トラッキング」、検出した顔の特徴量を求める「特徴量計算」、求めた特徴量とデータベースの特徴量を比較する「顔照合」である。4つのうちで処理量が重いのは「顔検出」と「特徴量計算」であり、これら2つに比べると「トラッキング」と「顔照合」はかなり軽い処理だという。
BNN-PYNQを理解する(1) FAQ - tkato’s blog
3月以降、仕事が激しくなり、余暇もほとんど仕事に関わる分野の勉強に当てていました。 以下の5/20のイベント出席に向けて、DeepLearning x FPGAの勉強を再開しました。 「PYNQ祭り」延長戦 : FPGAディープラーニング実践懇親会 - connpass まずは、手近な勉強材料としてBNN-PYNQのソースを解析してみました。 勉強した内容は、ブログに何回かに分けて書きたいと思います。 尚、BNN-PYNQのソースコードは5/2時点で最新のものを使いました。 GitHub - Xilinx/BNN-PYNQ at a86e0863418ce4161ed61b69ba89ec1481014362 初回は、自分も含めて多くの人が気になりそうな話題について、ざっくりFAQ形式で書きたいと思います。 BNN-PYNQってなに？ ホビーFPGAボード"PYNQ(ピンク)“で動作するN
「論理合成の時とは、ここが違う」、高位合成の現実を経験10年の富士通QNETが語る
エレクトロニクス業界のあらゆる場所で効率化が叫ばれて久しい。FPGAやICの設計では、そのためのツールとして高位合成に期待が寄せられてきた。筆者は3年前に「高位合成が普通に使うツールになった」と書いた（Tech-On!関連記事1）。 お試しや評価といったフェーズが終わり、FPGAやICの製品設計に使われて、その成果を複数の企業（部署）から聞くことができたのが、その記事を書くきっかけだった。Tech-On！ EDA Onlineで人気のトピックということもあり、その後も高位合成のことを聞く機会は多い。高位合成を導入した設計者は、さまざまな苦労を語る。未だに導入の敷居は高く、フル活用しているユーザーがそれほど多くないことが窺われる。 その理由は多岐にわたるだろう。富士通九州ネットワークテクノロジーズ（以下QNET）の山下公彰氏（第一開発統括部 第一開発部 プロフェッショナルエンジニア）が、それ
46巻 3号 (1994.3) 特 集 7 生 産 研 究 研 究 速 報 UD(3681.3 :661.68 データパ ラレルマシンを用いた超並列関係 データベース処理 Massively Parallel Relational Database Processing on Data Parallel Machines 岡 田 英 ��
46巻 3号 (1994.3) 特 集 7 生 産 研 究 研 究 速 報 UD(3681.3 :661.68 データパ ラレルマシンを用いた超並列関係 データベース処理 Massively Parallel Relational Database Processing on Data Parallel Machines 岡 田 英 明 * Hideaki OKADA and l.は じ め に 従来,関 係 データベースシステムの性能向上 を目的 とし 数多 くの研究がなされて きた。現在,GAMMA⇒ ,SDCの な どに代表 される無共有 (shared nothing)型アーキテク チ ャに基づ く並列データベースシステムは最 も有効 なアプ ローチの一つ と考 えられてお り開発,評 価等が進め られて いる。一方でコネクシ ョンマシンをは じめ とするデータパ ラレルマシンと
「FPGA Watch」関連の最新 ニュース・レビュー・解説 記事 まとめ - ITmedia Keywords
FPGA Watch（8）： 激動の2011年を振り返り、FPGA業界の“新時代”を占う 28nmプロセスを用いたFPGAデバイスとそれに直接関連したIPやソリューション、そして、FPGAに統合されるプロセッサの話題を中心に、2011年のFPGA業界を振り返る。そこから見えてくる2012年の動きとは!?（2012/1/19） FPGA Watch（7）： プロセスの微細化で何が変わるのか!? 28nm FPGAが与えるインパクト 「最先端技術は、一部の市場やアプリケーション向けのものであって、自分にはまだまだ関係のないもの」「最新のFPGAを使いこなすには、特別な知識やスキルが必要で、自分には荷が重いのではないか」などと思ってはいないでしょうか。今回は、“28nm FPGA”で何が変わるのか、どのような利点をもたらしてくれるのかについて紹介します。（2011/7/29） FPGA Watc
株式会社若松通商 / products_view
インターフェース NXP ARM/EX LAN&SDカード拡張子基板 LAN&SDカード拡張子基板 7-786/13個：:ラジ館5階/Ｙ-3Ｆ/4個
1chipMSX on DE0-nano - ゲーム研究会(らいふゼロ)
まぁ動いて当然なんだけどねｗ 元々の基板だとFPGAに直接JTAG書き込みが出来ないので、 毎度コンフィグROMに焼いてからケーブルを抜いて電源オフ⇒電源オン って感じで多少面倒だったのです。 でDE0-nano上で動かした方が楽じゃね？ と思い元のプロジェクトからchipをEP4CE22F17C6Nに変更してみた。 やっぱりうんともすんとも言わない。 何が悪いんだろう？と、自前のデバッグ画面を重ねてみた。 Z80全く動いてねーｗ 使用してるSDRAMが違うのか？ 元々のはK4S561632E-TC75 DE0-nano上のはIS42S16160Bって全然違うやん!… と一応確かめてみる。 データーシートを見る限り動作は一緒かぁ、問題無いね。 あ、emsx_top.hexの位置が0x40000じゃコンフィグROMに焼けないじゃん。 (ゲート情報が0x47C1EもあるのでそのままではHEXと
VHDLによるCPUの設計
シンプルなCPUを作ってみよう （ver. 2 2007.5.9） 信州大学工学部 井澤裕司 このコンテンツでは、ハードウェア記述言語のVHDLを用いて，「 シンプルなCPU 」 を設計する手法 について解説します． 一般に，CPUの設計には、算術演算回路（ALU）等の論理回路から，コンピュータアーキテクチャ の命令セット，アセンブリ言語まで幅広い知識が要求されるため，初心者には「 ハードルの高い 」 ものとなってしまいます． 一方，ソフトウェアの「 C言語 」は，情報系の基礎科目となっており，工学を志すほとんど すべての学生が使いこなすことが可能です． そこで，本コンテンツでは，極めて単純な命令セットをもつCPUの動作を，ソフトウェア上で シミュレーションする「 CPUシミュレータ 」を，C言語を用いて制作します． 次に，この「 CPUシミュレータ 」を，ハード
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
太陽誘電とTRL、FPGAに比べて速度5倍、消費電力1/10の新型LSIを開発
6入力LUT採用の第2世代FPGAコア、Flex Logixが発表
【専門記者が振り返る】高位合成，この1年――LSI設計で普通に使う技術として定着
Streaming Big Data with Self-Adjusting Computation
uclinux toolchain installation ( cross compiler setting error)